J
Justin
Guest
Jeg design en blandet kredsløb, og jeg ønsker at simulere den gennem s * nopsys design analysator og kadencen.Jeg design digital del i verilog og derefter sammenfatte det i DA, og gemme det som Edif fil.Når jeg ønsker at importere den i kadencen, jeg fejlede.Jeg i virkeligheden ønsker at simulere i hspice.How kan jeg gøre?Denne metode er muligt?
Når jeg gemme det som verilog fil efter syntese, ikke igen.
Jeg ønsker blot at simulere i denne form, fordi den største del er i analog.
Kan spøgelse udføre dette?Hvordan skal jeg gøre?
tak
Venlig hilsen
Når jeg gemme det som verilog fil efter syntese, ikke igen.
Jeg ønsker blot at simulere i denne form, fordi den største del er i analog.
Kan spøgelse udføre dette?Hvordan skal jeg gøre?
tak
Venlig hilsen