Hvordan kan jeg gøre det layout simulering af blandede signaler kredsløb?

[Adam2008]

Jeg er at udvikle et blandet signal kredsløb.Opstillingen af den analoge del, der contais passive komponenter vil ske manuelt.Men jeg er ved hjælp af det digitale bibliotek, som ikke indeholder de netlist eller layout informaiton.Layoutet vil blive instantiate når fabricating chippen.Hvordan kan jeg gøre simulering af layour af hele kredsløbet før forelægger det til at fremstille?

Tak.

 

[elbadry]

Jeg tror, du kan bruge et blandet signal simulator (såsom Mentor's ADMS) til dette formål.Den analoge del vil blive simuleret som transistorer, mens den digitale del vil blive simuleret som en verilog / vhdl model.

 

[Teddy]

Da du bruger standard bibliotek jeg forventer du har timig karakteristika for det digitale bibliotek.Der bør også være en fil med ca parasitter.Det bør omfatte digitale celler.
Til layout Jeg vil vædde på du bruger abstrakte synspunkter med pin-forbindelser.Så skulle du være i stand til at udpakke Sammenkoblingspligt parasitter og havn den til din gate niveau Sims.