H
hoteagle
Guest
Jeg er nu gøre en SAR ADC design og er nødt til at gøre blandede signaler simulering på mit design.
Den digitale del af kredsløbet er descripted med VerilogHDL på RTL plan.Og så skal jeg gøre det som et symbol og integreres i et schemetic med analoge del.Stimulus til digitale del er descripted med verilogHDL og incitament til analoge del er direkte indsættes på schemetic.Og så jeg køre simuleringen med kadencen blandede signaler simulator.Ingen fejl eller advarsel rapporteret, men ingen bølgeform output.
Vil du hjælpe mig med at give en forklaring?
Den digitale del af kredsløbet er descripted med VerilogHDL på RTL plan.Og så skal jeg gøre det som et symbol og integreres i et schemetic med analoge del.Stimulus til digitale del er descripted med verilogHDL og incitament til analoge del er direkte indsættes på schemetic.Og så jeg køre simuleringen med kadencen blandede signaler simulator.Ingen fejl eller advarsel rapporteret, men ingen bølgeform output.
Vil du hjælpe mig med at give en forklaring?