Hvordan kan man mindske mistach i CMOS analog IC design?

L

leonken

Guest
Hvordan man kan reducere mistach i CMOS analog IC deisgn, især for aktuelle kilde, bandgap spænding reference design?
Tak

 
Nogle grundlæggende regler:

1.Stigende størrelsen af det udstyr, som skal matches
2.Brug simmetric layout
3.Gentagelse samme geometri bruger serien / parallel forbindelse at opnå den ønskede størrelse.Farvel

 
hej
brug kan pcell skabe den samme geometri.du kan se på, om "ic maskemikrofon design" bog!

 
mylihua wrote:

hej

brug kan pcell skabe den samme geometri.
du kan se på, om "ic maskemikrofon design" bog!
 
For nuværende kilde, brug cascode arkitektur eller bruge kilde serie modstand til at forbedre matchningen.

 
CDRCDR wrote:

For nuværende kilde, brug cascode arkitektur eller bruge kilde serie modstand til at forbedre matchningen.
 
Jeg har et spørgsmål: Hvilke betingelse for kongruensreglerne parametre AVT og Ak baseret på?Er det baseret på blot to samme struktur afstand lukket for hinanden (uden interdigit), eller står AVT for interdigit eller fælles-tyngdepunkt en?For eksempel, hvis databladet sige AVT = 1% um, vil fælles-tyngdepunkt layout forbedrer dette niveau af tilsvarende?

 
Udnyt Degen modstand for at matche, passive enheder bør have bedre
matchende resultater end aktive enhed, som følge af enklere proces.

 
"The Art of Analog Layout" diskuteres meget om enheden matchning.Denne bog kan downloade fra denne hjemmeside.

 
Ja, "The Art of Analog Layout" er virkelig god til at forstå det grundlæggende i matchning.Her er link:
http://www.edaboard.com/viewtopic.php?t=90857&highlight=art analog layout

 
Fælles centriod strukturer, se til 'Kunsten at analog konstruktion «

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top