Hvordan måler jeg transister området og VT-mismatch i kadence?

[sharkies]

Hej, jeg prøver at finde ud af transistor-området mismatch og VT mismatch hjælp kadence ADE. Jeg antager, at det sker i Monte Carlo ... Det er min første gang ved hjælp af dette, tydeligere retninger? Hvordan kan jeg få disse parametre til plottet? Også for en enkel transistor, hvis jeg løber mismatch i stedet for 'proces & mismatch ", så min histogram viser, at simulationen udgange (transistoren nuværende) er alle i en enkelt bin. Har jeg setup spørgsmål her?

 

[erikl]

Counterquestion: Har du medtage mismatch-filer på din støberiet er PDK i din simulation setup?

 

[sharkies]

ok ... Jeg har lagt det ordentligt, og nu kan jeg se både mismatch og proces ... Hvordan får jeg VT og området variation?

 

[Vabzter]

Hej, Du kan se et oplæg om transistor mismatch ved Pelgrom. Generelt mismatch = const / sq.rt (område) Du er nødt til at se ind i din proces manual for at finde ud af denne værdi for konstant. BR VAB

 

[sharkies]

Er der alligevel kan jeg bare anskaffe dette med Monte Carlo simulering? Jeg har tonsvis af processen manualer det ville være vanskeligt at finde den, jeg har brug for.

 

[love_analog]

Kør en prøve af differnet W / L transistorer. Få variation fra histogrammet. Plot variationen på den ene EXIS og sqrt (WL) på den anden.

 

[rfsystem]

Er hensigten med dit spørgsmål at vide efter en Monte-Carlo den enkelte bidragyder listen?

 

[Wu_uW]

Hej, Prøv med din lommeregner, jeg tror du kan histogram Vt der. hensyn