hvordan man bekvemt sonde den interne signal på FPGA?

[ls000rhb]

hvordan man bekvemt sonde den interne signal på FPGA?

når vi gør FPGA kontrol, vi har til at sondere det interne signal til fejlfinding, men vi kan ikke vide, hvilke signaler der er nødvendige ledning ud til at overholde tidligere.så hvis signalet ikke wiren ud efter download, vi er nødt til at redo P & R, det affald masser af tid, så jeg vil gerne vide nogle metoder til at overholde målet signalet uden mange gange for iteration.

BR.
ls000rhb

 

[aajizattari]

Godt!

For det første prøve dit bedste for at få alle ting Højre med softwareværktøjer

Som for Debugging du beslutter dig for den kritiske signaler

især på grænsen af moduler og bringe dem ud alle sammen en gang

og

Den bedste ting er Brug software som CHIPSCOPE

for at se alt hvad du behøver for at se i realtid

Håber, at dette er let tilgængelig for dig

 

[ls000rhb]

Thanks a lot, en værdifuld suggestoin.Jeg ville prøve på din metode.

 

[samuraign]

Hvis u bruger Aletra
Signal Tryk II Analyzer kan bruges.

 

[ls000rhb]

Min FPGA enheden er Xilinx Spartan 3, hvor der kan downloade gratis Chipscope? Chipscope
er software, hvor omkring sin hastighed, når du kører?

 

[rajsrikanth]

chipscope er en software til test af signaler alene.vi kan fejlrette signal på ethvert punkt i design og kan se output få.

 

[kvingle]

Hello everyone ...Jeg bruger chipscope for første gang ..
Jeg vil gerne vide, hvordan kan jeg bruge ikonet kerne og vio kerne, som jeg har genereret ved hjælp chipscope kerne gen.
Jeg har forsøgt at indsætte både udg filer i projct men ise nægter at tage mere end én udg file.I senere læst et sted, jeg har brug for at indsætte disse filer i projektet dir. men det var også i vene.hjælp mig plz ....På forhånd tak .... [/ img]

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørgsmål" border="0" />

[/ quote]