Hvordan man får ur latenstid værdi før CTS?

[hgby2209]

I øjeblikket er jeg passerer min netlist & tvinges til april ingeniør til at køre en hård CTS derefter få ur dræbte rapport, og base på skæve rapporten for at indstille uret latenstid. Men hvis jeg ikke ønsker at køre ru CTS, hvordan kan jeg få uret latenstid værdi?

 

[carrie]

Under pre-layout fase, såsom logik syntese og præ-layout STA, bør du behandle ur signaler som ideal net, og der er estimerede værdier for ur skæve og ur latenstid. Værdierne kan være generelle for den teknologi, du vælger, eller dit design krav. Det er bettter, at værdierne er tæt på den faktiske efter layout.

 

[hgby2209]

Tak! Carrie, Jeg ved hvad du taler om. Men jeg vil gerne vide, hvordan man anslået værdien for uret latenstid?

 

[heartfree]

Det er ikke let at vurdere ur latenstid før CTS. Men du tjekke dit ur spec for CTS, fra det, kan du få nogle oplysninger om endelige CT, såsom: hvor mange niveau i CT, hvilken slags celle i CT, max fanout celler i CT, så kan du groft skøn ur forsinkelse.

 

[farmerwang]

Der er ingen vej. Det er meget design / værktøj / erfaring afhængige. Men normalt ur latenstid er ikke et stort problem, det påvirker kun dine IO sti i chippen. Og oplysningsforpligtelser normalt fliped før de kommer ind eller går ud af chippen.

 

[hgby2209]

Jeg har brug for at give april ingeniør latenstiden værdi som CTS spec. hvis jeg ikke kan vurdere den værdi, hvordan kan april ingeniør gøre CTS?

 

[floatgrass]

april designer kan indsætte ur træ automatisk, f.eks socencounter. i henhold til design. selvfølgelig kan du skøn. Jeg tror, du lader værktøjer automactical.

 

[haosg]

grebet antal svarende til log8 (DFFsnumber_clk). latenstiden svarende til løftestang antal X cllk_buffer's forsinkelse. men det er for ikke korrekt.