hvordan man gør gate niveau simulering på ModelSim?

C

cherjier

Guest
hej, jeg havde gjort det adfærdsmæssige simuleringen var forbi, men ikke efter at gennemføre på FPGA. Jeg vil gerne gøre porten niveau simulering på ModelSim men jeg kunne ikke finde nogen tutorial eller guide om det. kan nogen foreslå mig et link eller guide? venligst oplyse mig .. tak.
 
Prøv ISE "Syntese og Simulation Design Guide", kapitel "Simulering af dit design", afsnittet "Simulation Points i HDL Design Flow". Den beskriver forskellige punkter under syntesen og routing, hvor man kan køre en simulering. Den eneste af de mellemliggende skridt, som jeg har prøvet er den sidste, "Timing Simulation Post-Place og Route". Det har været en lang tid siden jeg har gjort, at fra ISE Project Navigator (jeg plejer at bruge batch-filer), men prøv "Generer Post-Place & Route Simulation Model" under "Place & Route" punkt i processen træet.
 
tak for alle svar. Jeg tror jeg lidt at få ideen om hvordan man gør det på Xilinx ISE eller ModelSim. ISE simulator synes som en kun en lite version, og det kun i stand til at simulere små design alene. Dokumentet kan findes under den software, manual, som omfattede en gang u installere Xilinx værktøjer. Jeg har en anden forespørgsel om glbl.v som definerer GSR og GTS signal hvordan definere disse signal om faktiske design gennemførelse? da jeg nødt til at definere denne 2-signalet på mit testbench. nogen tips?
 
Hvis din FPGA logik behov for at køre GSR eller GTS, derefter søge din ISE Biblioteker Guide til en særlig primitiv som STARTUP_SPARTAN3 (erstatning dit FPGA skrive navn). Men de fleste projekter ikke behøver at gøre dette. Jeg har aldrig eksplicit brugt GSR eller GTS i nogen af mine projekter. Under simulering, jeg simpelthen omfatter glbl.v ind i listen over filer, der samlet så testbench ordentligt kan initialisere forskellige Xilinx biblioteket primitiver, der kræver dem. Hvis du starter ModelSim fra ISE Project Navigator, tror jeg det automatisk omfatter glbl.v en eller anden måde. (Jeg normalt løber ModelSim fra en kommando-linje script.) Jeg er ikke bekendt med ISE er simulator, ked af det.
 
tak for alle svar. Jeg har kørt simulering på ModelSim: Dette er hvad jeg gør: i ModelSim, kompilere bare simprims lib og glbl.v sammen. at starte simulere, skal du klikke på simulere knappen, og vælg derefter glbl og testbench klik derefter på OK. simuleringen bølgeformen vil poppe op. tak for hjælpen
 
hej, jeg havde gjort det adfærdsmæssige simuleringen var forbi, men ikke efter at gennemføre på FPGA. Jeg vil gerne gøre porten niveau simulering på ModelSim men jeg kunne ikke finde nogen tutorial eller guide om det. kan nogen foreslå mig et link eller guide? venligst oplyse mig .. tak.
 
Prøv ISE "Syntese og Simulation Design Guide", kapitel "Simulering af dit design", afsnittet "Simulation Points i HDL Design Flow". Den beskriver forskellige punkter under syntesen og routing, hvor man kan køre en simulering. Den eneste af de mellemliggende skridt, som jeg har prøvet er den sidste, "Timing Simulation Post-Place og Route". Det har været en lang tid siden jeg har gjort, at fra ISE Project Navigator (jeg plejer at bruge batch-filer), men prøv "Generer Post-Place & Route Simulation Model" under "Place & Route" punkt i processen træet.
 
tak for alle svar. Jeg tror jeg lidt at få ideen om hvordan man gør det på Xilinx ISE eller ModelSim. ISE simulator synes som en kun en lite version, og det kun i stand til at simulere små design alene. Dokumentet kan findes under den software, manual, som omfattede en gang u installere Xilinx værktøjer. Jeg har en anden forespørgsel om glbl.v som definerer GSR og GTS signal hvordan definere disse signal om faktiske design gennemførelse? da jeg nødt til at definere denne 2-signalet på mit testbench. nogen tips?
 
Hvis din FPGA logik behov for at køre GSR eller GTS, derefter søge din ISE Biblioteker Guide til en særlig primitiv som STARTUP_SPARTAN3 (erstatning dit FPGA skrive navn). Men de fleste projekter ikke behøver at gøre dette. Jeg har aldrig eksplicit brugt GSR eller GTS i nogen af mine projekter. Under simulering, jeg simpelthen omfatter glbl.v ind i listen over filer, der samlet så testbench ordentligt kan initialisere forskellige Xilinx biblioteket primitiver, der kræver dem. Hvis du starter ModelSim fra ISE Project Navigator, tror jeg det automatisk omfatter glbl.v en eller anden måde. (Jeg normalt løber ModelSim fra en kommando-linje script.) Jeg er ikke bekendt med ISE er simulator, ked af det.
 
tak for alle svar. Jeg har kørt simulering på ModelSim: Dette er hvad jeg gør: i ModelSim, kompilere bare simprims lib og glbl.v sammen. at starte simulere, skal du klikke på simulere knappen, og vælg derefter glbl og testbench klik derefter på OK. simuleringen bølgeformen vil poppe op. tak for hjælpen
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top