Hvordan man gør systemniveau simuleringer?

A

amic

Guest
Jeg har aldrig arbejdet på top-down metoden. Jeg er spændt på, hvordan netop specs af en OP amp kan afgøres baseret på et system, der indeholder dette OP AMP. Nogen har fået nogen anelse? Er system-niveau simulationer fås i kadence ADE eller Agilent ADS eller skal jeg Matlab / systemview til det?
 
Verilog-A eller Matlab Simulinkare godt for systemniveau simuleringer.
 
Ja, Verilog-A og Matlab-Simulink er meget gode værktøjer til at køre top simulation, men hvis Matlab Simulink til at køre systemet simulering, jeg tror, hvordan modellen en accuarcy AMP er et stort problem. Hvorfor ikke integrere amp ind i systemet og køre top-leval simulering direkte? Bg, [quote = analoger] Verilog-A eller Matlab Simulinkare godt for systemet niveau simuleringer. [/Quote]
 
[Quote = philipwang] Ja, Verilog-A og Matlab-Simulink er meget gode værktøjer til at køre top simulation, men hvis Matlab Simulink til at køre systemet simulering, jeg tror, hvordan modellen en accuarcy AMP er et stort problem. Hvorfor ikke integrere amp ind i systemet og køre top-leval simulering direkte? Bg, [quote = analoger] Verilog-A eller Matlab Simulinkare godt for systemet niveau simuleringer. [/Quote] [/quote] Før du arbejder på blokken af ADC, bør system simulation gøres, right? Under simuleringen, hver blok er spec vil blive genereret, er det rigtigt? Thanks.
 
Der er nogle bøger eller papirer drøfte Matlab brug på analoge kredsløb design og relaterede modellering for kredsløbselement såsom opamp osv. Du kan søge dette board og vil finde ud af disse materialer.
 
Jeg ville prøve VHDL-AMS eller Verilog-AMS, de begge har den store fordel, når der beskæftiger sig med top-down design, som du kan starte fra et højt niveau adfærdsmæssige beskrivelse ned til transistor niveau simulering i samme program (AdvanceMS fra Mentor, Smash , SystemVision, Simplorer) ... Du kan endda blande forskellige niveauer af abstraktion: fx din opamp på transistor-niveau og dine ADC på det adfærdsmæssige niveau ... Se vedlagt et eksempel.
 
Jeg møder det samme spørgsmål, som jeg ikke ved hvordan man gør systemerne level design PLZ, kan en person til stede nogle enkle eksempel
 
Jeg har også det samme problem, bedes du give mig nogle eksempler om Verilog-a, tak
 
Ja, vi kan gøre i Matlab, men jeg har aldrig gjorde det. Jeg er interesseret i at vide det.
 

Welcome to EDABoard.com

Sponsor

Back
Top