hvordan man kan forbedre SNR i ADC?

D

DDavid

Guest
Hej,

Jeg er ny i analog, (jeg er RF ENG).
Jeg formoder at forbedre SNR i A / D
A / D har 16 bit
Ligesom jeg ved fra RF, at SNR er en funktion af NF.
hvis jeg vil reducere NF så SNR ud vil blive bedre!
Jeg arbejder med OP-forstærker, op til 30MHz.

Så min måde at aktionen er at sætte den første fase (OP AMP) meget lavt støjniveau
Input støj spænding omkring 1nv/rootHz
Kan du fyre giver mig så tips jeg rette eller ...
please help me!

David

 
De forstærkere før ADC bør være meget lavt støjniveau.Derefter har få så høj, at den forstærkede støj dithers de ADC med et par punkter.Denne måde ADC ikke reducere systemets SNR meget.

 
Hej

Thx for at svare!
Bare for at forstå, hvad u siger:
Jeg har et par trin, før A / D
Hvad jeg tænkte, at første etape antage, at være lav støj,
De siger, at sidste etape (før A / D) formoder at være lav støj
KORREKT ?!?!?!?!?

 
Alle faser før ADC bør være lav støj, det første er det vigtigste, herunder high gain.Du kan gøre hånd beregninger for at finde det tilsvarende input støj af strengen.
Senest redigeret af flatulent den 24 februar, 2009 0:37, rettet 1 gang i alt

 
Hej

Okay så det gerne i RF første etape er LNA (lavt støjniveau high gain (G omkring 10 til 15 dB)

Jeg forsøger at simulere og så, at hvis jeg vælger første etape lav støj, men den anden fase producerer en masse støj og spænding støj på outputtet (i den anden amp) meget store
for eksempel:
første fase (THS4022) omkring 5nv
anden etape (AD8139) 120nv

intersting at det samme anden fase (AD8139) stå alene uden først at producere den samme støj på det output som de to etaper !??!?!

Jeg så i et af de papirer, som de foreslog at sætte to modstande (en serie andet til GND) R1 = R2, så spændingen er den kløft vy 2, men også støj!

David

 
Det ser ud til din anden fase er at dominere den samlede støj.Prøv at have anden etape den samme som den første.

En anden ting at overveje, er støj fra de modstande.De bør være lav værdi, men ikke så lavt som at overbelaste forstærkerudgangen nuværende grænser.

 
For første etape:
RG = 50
Rf = 250

Vnr = sqrt (4piR)

Anden etape er
RG = 274
Rf = 274
eller
Rf = 274 * 2

Jeg vil forsøge at simulere, at anden fase vil være som først!

 
En anden ting jeg forsøgte at sætte modstanden divider på input fra A / D
divider med 2 antage at dividere med 2 spændingen så signalet vel reducere 6dBm
og støj gulv af samme værdi!

Hvad jeg så, at:
Sbefore =- 46dBm
S efter =-59.5dBm

Nbefore =- 106
Nafter = -111

Støj reducere med ca 6dB men signalet meget mere!

HVORFOR ?????

 
Vidste du tage hensyn til indgangsimpedans af ADC?Du bør ikke opdele signalet ned med modstande.Forstærkningen foran ADC bør være så stor som muligt, uden at klippe på den maksimale forventede indgangssignal.

 
Regardig A / D-modstand matchende Jeg tror, jeg handler det rigtigt!
Hvad angår alt Gain jeg har omkring 20dB samlede gevinst till A / D.
Hvis jeg vil øget vinde så støjniveauet vil increse også!
Så hvad grænsen
Vin (i systemet) er 50mV
A / D antage at modtage op til 3.2vp-p
Også jeg har i kæden VGA (variable Gain Amp): gevinst kan ændres fra 0 til 35dB!

 
Som Cad er korrekt at simulere Støj parametre som SNR etc

David

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top