hvordan man kan løse problemet: Hvis setup tid er ikke nok?

[bigrice911]

Hej, det er en IC interview spørgsmål, kan nogen give mig et perfekt svar?

Når dit design er opsætning tid er ikke nok, hvad vil du gøre?
Hvordan man designer en 5,5 frekvens divder med nogle enkle CMOS-transistorer?

 

[dexter_ex_2ks]

Hej,
Efter min mening Jeg tror u kan ikke designe en 5,5 frekvens divider med "nogle enkle CMOS-transistorer".Mit forslag til u er at bruge en PLL, som er en temmelig kompliceret kredsløb, men jeg tror, u kan styre (hvis ikke spørge om dette forum, og u'll få svar).

 

[bigrice911]

Jeg sagde jeg nødt til at bruge PLL som gjorde intervieweren meget ulykkelig ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

Måske er der en måde, som jeg ikke kender.

 

[NIR Dahan]

Når du støder på et problem som "designe en kløft ved ..."dette er, hvordan du løser det.
1) udarbejde originale ur
2) drage målet ønskede ur
3) se, hvis den nye ønskede ur kan være afledt af den oprindelige ur - det betyder, hvis ALLE stigende kanter og faldende flanke i det nye ur ALIGN med det oprindelige ur.

se på nedenstående diagram jeg har lavet.
den originale ur er på toppen.
intervieweren spurgte en kløft med 5,5.
dette betyder, at der skal være 4 ur cykler i 22 originale ur cyklusser 5,5 * 4 = 22

Først skal vi se på det signal sekunder fra toppen.Hvis du ønsker at være en smule nasty du kan tilbyde ham, at løsning - det er det nemmeste.du bare vælge 4 kanter af den originale ur for hver 22 originale ur cyklusser.
Det er en løsning, men det er ikke en jeg ville bruge.Men som en interviewer jeg tror jeg ville være glad for at se nogen fortolkning af de spørgsmål som dette.
at opsummere - andet signal fra top vælger 4 kanter inden 22 originale ur cyklusser.

næste - 3. signal fra toppen.Her ønsker vi de 4 ur kanter jævnt fordelt i tid.igen, dette gøres ved at vælge originale ur kanter.drage de oenskede ur mønster, og du vil indse, der kanter for at vælge fra.Bemærk, at nogle gange du skal vælge negativ kanter for at udløse en positiv kant i det ønskede ur - det kan blive tricky!
at opsummere - 3. signal fra top opdeler ønskede ur kanter i tid (orange pile viser cyklus tid) meddelelse hvordan arbejdscyklus er IKKE 50-50

4. Signal fra top - hvad nu hvis intervieweren ønsker en 50% duty cycle dividere med 5,5 kredsløb?
hvad gør vi - ja, vi drage ØNSKEDE clock mønster.Vi bemærker noget underligt, gøre nogle kanter af den ønskede ur ikke svarer til nogen oprindelige kanter (røde lodrette linier i diagram)!Dette betyder, at med kun simple hukommelse elementer, dette kan ikke gøres.

Dette er faktisk en meget pæn spørgsmål IMHO.det kan vise tankeproces og et bevis for umuligheden er altid rart.

for mere info se mine indlæg her
http://asicdigitaldesign.wordpress.com/2007/07/09/the-ultimate-interview-question-for-logic-design-a-mini-challenge/
http://asicdigitaldesign.wordpress.com/2008/01/24/ultimate-technical-interview-question-the-standard-solution/
http://asicdigitaldesign.wordpress.com/2008/01/31/ultimate-technical-interview-question-take-2/

Hope this helps!

ND.
http://asicdigitaldesign.wordpress.com/
Beklager, men du skal logge ind for at se denne vedhæftede fil