Hvordan man kan reducere magten i back-end flow?

[blueant]

Jeg er en back-end ingeniør. Nogen kan fortælle mig hvordan man kan reducere magten i back-end flow? Og nogle værktøjer? Tak.

 

[sree205]

Jeg kender ikke meget om værktøjet perspektiv, men for nylig, har vi et koncept kaldet power-gating meget beslægtet med ur gating. koncepter såkaldte multi-VDD og multi-Vt bruges også til at reducere strømforbruget. for at få en bedre idé, læse "lavenergidesign metoder" af Jan rabaey.

 

[blueant]

Tak sree205. Men ur-gating og multi-Vt bør ske ved front-end ingeniør, hvad kan back-end designer gøre? Hertil kommer, jeg ikke fandt bogen, pls hjælp mig, tak

 

[eternal_nan]

Du er galt på begge fronter. Både ur gating og Vt bytte er normalt mindst forbedret i den bagerste ende (efter syntese). Faktisk har de fleste virksomheder Vt swaps på post-layout netlists da timingen er mere præcis. Ud over dette, end designerne tilbage kan forsøge at dirigere signaler, der hører til hurtige ur domæner på metal lag med lavere loft / um på minimum bredde wire. De kan forsøge at rummet ud hurtigt skift signaler med mere end minimumsafstand. Forbedre flloor planer om at reducere lange ruter.

 

[bbgil]

hi. dette kan lyde fjollet, men kan du beskrev back-end flow og dens forskel med front-end flow, hvis der er sådan et udtryk. tak

 

[srkumar81]

u kan gøre multi VDD samt magt gating. U kan også bruge afbrydere for at minimere strømforbruget.

 

[blueant]

Jeg tror, multi-VDD skal bruge forskel spænding biblioteker til syntese, right? Nogen kan fortælle mig hvordan det detailly? Eller intraduce nogle papirer. Tak.

 

[sumit_techkgp]

Det største problem back-end drift og så meget hæmmet af design begrænsninger og system værdiges, praktisk effektreduktion er ikke muligt i back end operationer. I Layout også kan sjusket layout øge det nuværende forbrug, men gode layout kan ikke falde magt !!!!!!

 

[srkumar81]

Til multi-VDD u kan bruge forskellige biblioteker til syntese. Layoutet er i sig selv opdelt i flere spænding domæner. Når en celle fra lav spænding domæne taler med celle i højspænding domæne, så er du nødt til at bruge niveau skiftere for det.

 

[wkong_zhu]

bruge magt compiler kan hjælpe. Det bruger ur gating metode, men giver dig DFT problem i samme tid. Du kan balancere.

 

[lnc]

Der er mange metoder og teknologier for at reducere det samlede strømforbrug på en chip design. Generelt er det samlede strømforbrug summen af to komponenter: 1. Statisk strømforbrug (standby) Det er kendt som lækage magt. 2. Dynamisk effekt (Aktiv effekt) 2,1 afladning / opladning udvendige dæksel. (SWCAP effekt) 2,2 Intern magt.

 

[shiv_emf]

magt øer eller effekt domæne swtiching .. ur gating, multi spænding domæne .. disse r få lavenergidesign teknikker, men hvordan F thry gennemført ???????????? er det frontend eller backend job ...? Jeg tror, forenden syntese vil HAV forskellige biblioteker til hver spænding domæne .... korrigere mig, hvis jeg er forkert tak Shiv