hvordan man kan undgå låsen op problemet?

[Katrin]

Jeg har et spørgsmål om låsen op problemet.

Hvorfor det er sagt, at LATCH-UP kan udløses, når spændinger på I / O-ben, der overstiger udbuddet skinnerne med mere end en diode dråbe

Senest redigeret af Katrin den 17 juni, 2007 19:56, edited 3 gange i alt

 

[tom_hanks]

Følg assigment af dette link

http://dkengg.tripod.com/

skål,
tom

 

[Katrin]

tom_hanks skrev:

Følg assigment af dette linkhttp://dkengg.tripod.com/skål,

tom

 

[tom_hanks]

det giver standard design info ...

om lathup bruge en pull ned ...

 

[Katrin]

tom_hanks skrev:

det giver standard design info ...om lathup bruge en pull ned ...

 

[Aravind_tucson]

Jeg tror, du skal forbinde n-godt til Vdd2 da det har en positiv rippel.De n-og fungerer som base for den snyltende pnp transistor, og hvis et negativt højdepunkt kommer på base-nwell-så det kan tænde for pnp transistor og eventuelt opretholde en latchup.Men da de toppede i Vdd2 er positiv, vil pnp stadig ud, selv med de krusning.

Generelt kan du undgå at låsen op ved hjælp af afskærmning ringe.Dybest set har du at give en række af n-vandhaner på n-godt, alle på Vdd2 potentielle selv.

Hvorfor ikke u brug Vdd2 levering til både kilde-og underlaget og undgå at body virkning?

Dette er mit forslag, og jeg kan tage fejl

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />

 

[sxunxs]

læse denne ene ...
Beklager, men du skal logge ind for at se denne vedhæftede fil

 

[analayout]

hej
tjek HTE følgende link
det kan hjælpe dig

http://www.edaboard.com/viewtopic.php?p=701363 # 701.363

hilsen

analayout

 

[Katrin]

tak for alle de den hjælp, jeg synes også, at forbindelsen i løs vægt til Vdd2 med pisitive spike ville være bedre