Hvordan PLL / DLL eller DCM er nyttige

[eeeraghu]

Jeg har en mærkelig tvivl, kan være immatured spørgsmål til alle, men prøver at finde ud af svaret
I et bestemt design, hvis jeg bruger forskellige ur freq for forskellige design, og at frekvensen hvis jeg dividere eller formere sig ved hjælp af nogle arthimatic logik og kode det, dets igangværende at blive syntetiseret.så kan jeg Peace i FPGA, så nu, hvordan disse DLL og PLL er kommet ind i billedet, hvordan r de skal bruges.
Hvis jeg bruger DLL's direkte for at dividere klokfrekvensen ho skal jeg gøre, og hvad vil de skridt, der skal til at navigere i Texas eller Altera FPGA's

Tak
Raghu

 

[Renjith]

Hej,
nu FPGA'er har Digitalur MAnagaers der kan passe til flere versioner af et input,
Jeg mente fase og diff freq ..
og vil alle urene være meget synkroniseres.
Xilinx / altera værktøjer giver skabeloner for instantiere disse primitiver i ur-model.

 

[dBUGGER]

hej,,,
Du kan opdele et ur, der er ok.Men tænk mængden af logik ressourcer, der vil være spildt.Også på grund af den logik inolved der er du pådrage unrequired forsinkelse i designet.DCM's vil gøre alt dette arbejde for dig og også give en meget stabil ur.DLL / PLL bruges til ret op dit ur.

 

[freeinthewind]

i quartus2, kan u bruge megafunction af PLL til at matche dine behov.Det er nemt at bruge.u behøver kun at definere det parameter.