hvordan sted nulling modstand i to trin op amp?

J

jordan76

Guest
Hej alle,

Fra papir / tekst, skal der normalt foreligge en kompensation cap og en nulling modstand (normalt opnår ved transistor forudindtaget i lineære region) i to trin op amp.Den normale placering er som følger:
produktion af første etape --- cap --- modstand --- produktion af anden etape

kunne vi skifte cap og modstand ligesom nedenfor?
produktion af første etape --- modstand --- cap --- produktion af anden etape

Hvis ikke, skal du give mig dine grunde.Mange tak.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />hilsen,
jordan76

 
Jeg har designet en opamp med anden måde,
som er resultatet af simulaton er godt,

 
Hi dwang_w,

Tak for dit hurtige svar!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Hvad med silicium testning resultat?
Havde det passer til din simulation resultat godt?
Og er der nogen forskel mellem disse to metoder?

hilsen,
jordan76

 
Hvis du bruger en reel modstand (IKKE en MOS), mener jeg, at resultaterne skal være præcis den samme.

Når du bruger en MOS transistor i triode RDS afhænger påvirke betingelser -> sætte det på
1. etape side eller i anden fase side kan føre til forskellige RDS.Men så længe du tune MOS dimensioner at have RDS rigtige værdi, bør det være ligeglade.

Hilsen

 
Jeg tror,
2. måde er bedre
Fordi Modstande er mere følsomme over for node spænding end Cap, og spændingen swing på output node af
1. etape er mindre end i
2. fase.Desuden er mange mønstre placere modstand på outputtet node af
1. etape

 
Du har ret ablue, det er en god grund til at sætte MOS optræder som en modstand forbundet til den første etape.

 
Thanks guys!

Jeg tror også, den anden måde er bedre for MOS modstand

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Men hvis jeg bruger reel modstand, bør de to tilgange få præcis de samme resultater?

hilsen,
jordan76

 
Jeg tror ablue sagt er meget korrekt, da tilføje null modstand er at flytte RHZ til meget store punktkilder eller RLZ, der gør PM stige.Det
er princippet gøre nul fra GM / Cc til 1 / ((Rz-1/Gm) Cc), så vælg rz større eller lig den 1/Gm at øge PM.Hvis brugen MOS som modstand, så det behøver guarntee de MOS risistor større end 1/Gm.så
2. MOS er mere stabilt for at få en stabil modstand.
ablue wrote:

Jeg tror, 2. måde er bedre

Fordi Modstande er mere følsomme over for node spænding end Cap, og spændingen swing på output node af 1. etape er mindre end i 2. fase.
Desuden er mange mønstre placere modstand på outputtet node af 1. etape
 
rambus_ddr,

Tak for din detaljeret analyse!

Mit andet spørgsmål:
Hvis jeg bruger reel modstand i stedet for MOS modstand, er de to approches nøjagtig samme?
Jeg tror måske det er bedre at bruge de første fremgangsmåde i denne sag.

Ret mig hvis jeg tager fejl.Tak!

hilsen,
jordan76

 
Hvis du ønsker at flytte nul til et stort, så behøver gøre modstand lig med 1/Gm, men siden modstand berørt af processen, spænding og temperatur, så ikke garantere det lige, og bruge MOS som modstand kan garantere samme variabel med den anden Gm, så hvis det er muligt, jeg tror, at MOS er bedre.
jordan76 wrote:

rambus_ddr,Tak for din detaljeret analyse!Mit andet spørgsmål:

Hvis jeg bruger reel modstand i stedet for MOS modstand, er de to approches nøjagtig samme?

Jeg tror måske det er bedre at bruge de første fremgangsmåde i denne sag.Ret mig hvis jeg tager fejl.
Tak!hilsen,

jordan76
 
Der er også en anden synsvinkel på det spørgsmål, hvor man skal sætte MOS modstand.Nul kompensere modstand skal enten være lig med 1/Gm hvis vi ønsker at flytte nul til uendelig stor eller større end 1/Gm hvis vi har brug for at flytte nul i LHP og gøre det til en god nul.Her Gm er transconductance af anden etape.Men med processen, temperatur og vejrforhold værdien af MOS modstand vil flytte eller 1/Gm vil flytte, og det kan ske, at vi ikke kompensere for det, som vi bestemt.Fordi rz bør med en vis relation til 1/Gm og også fordi at første ordre Ron af MOS (når transistor er i triode) er lig med 1/Gm (hvis denne samme transistor er i saturation), vi er nødt til at gøre størrelsen af de drivende transistor af anden etape korreleret til størrelsen af den MOS transistor spille rollen som rz.Det betyder også, vi er nødt til at give den samme Vgs-Vt for begge.Til gengæld betyder det, at hvis vi giver en bias for porten af rz-MOS transistor lig med 2Vgs af drivkræfterne transistor og tilslut rz MEST på outputtet af første fase (som er porten af drivkræfterne transistor i den anden fase), dette vil sikre, at begge transistorer arbejde med samme Vgs og også spore hinanden.

 
Du kan læse Allen's bog: CMOS analoge kredsløb design.
Der er en chapt.at tale om dette emne

 
Jeg tror, at hvis du bruger modstand andre end MOS, den anden fremgangsmåde også bedre da mange modstand afhænger påvirke forhold (f.eks diffusion modstand, og selv poly modstand har nogle meget små afhængighed).Slut modstand på outputtet vil producere nogle nonlinearity, hvis de er, afhænger påvirke tilstand.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top