Hvordan syntetisere lederne?

[mhytr]

hvordan man kan syntetisere de kerner der genereres af de centrale generatoren i ISE hjælp synplify?Jeg tilføje. EDN-filen ind i projektet i synplify, men det har ingen effekt.

 

[eltonjohn]

EDN er allerede en Edif fil, betyder det, at der allerede er syntetiseret .. så behøver du kun at ROUTE det til det endelige produkt, der vil gennemføre det!

For at gøre tho dette det afhænger af, hvad der er det endelige produkt, miljø, du vil bruge. XILINX, ALTERA, men bestemt ikke forenkle! .. Forenkle bare producerer et Edif, som du allerede har.,. Brug ISE ..og import at EDN-fil til det!
derefter ROUT det ..og producere en PROGRAMMERING fil Target-produkt!

 

[vkchau]

At bruge CoreGenerator fra Texas til syntese, skal du tilføje ". Xco" fil i dit projekt.

 

[mhytr]

Tak!Men hvis jeg ønsker at se, hvor mange LUTS en kerne tager, hvad kan jeg gøre?

 

[vkchau]

Du kan læse datablad af disse kerner.Datablad vil give dig, hvor mange LUTS vil blive anvendt.

 

[baonguyenpro]

Du kan søge på Xilinx_com.
Søgeord: Navn på Core.

 

[baonguyenpro]

Jeg bruger Core Generator til at gøre Core
Jeg kan ikke simulere ved Modelsim
Kan du vise mig.

 

[yasser_shoukry]

baonguyenpro skrev:

Jeg bruger Core Generator til at gøre Core

Jeg kan ikke simulere ved Modelsim

Kan du vise mig.