Hvordan til at designe en 20MHz krystal oscillator med 50% duty cycle

H

holddreams

Guest
Hvordan man designer en 20MHz krystal oscillator kredsløb med 50% duty cycle?

Jeg bruger 0.5um CMOS Logic proces, og vælg banen gerne nogle papirer sagde,
men printkapacitet af post-simulering Resultatet er ikke nøjagtigt 50%.

Jeg tilføje afkobling kondensator mellem VDD og VSS.

Hvordan kan jeg kontrollere arbejdscyklus til 50%?
Hvor længe skal jeg simulere kredsløbet? 10U? 20U? Eller andet?
Når jeg simulere kredsløbet for 1.5ms, og pligt cycel ændre sig med tiden .....

Tak.

 
Jeg giver dirigenten et indledende nuværende, og kør simuleringen,
men arbejdscyklus ændre sig med tiden.
Er den første betingelse forkert?

 
er outputtet fra spids til spids er stabil?hvilken slags OSC?hvilken slags krystal oscillator?

 
en gennembore kredsløb.
når simulere et lont ime, Arbejdscyklussen er:
tt_corner: 49%
ss_corner: 46,8%
ff_corner: 52,8%

Hvordan kan jeg få 50% duty cycle?
De tre hjørner kan ikke få 50% duty cycle på samme tid.

 
Svaret på dit spørgsmål er, at du ikke kan opnå en ægte 50% duty cycle, medmindre du har uendelig båndbredde.På grund af den afgift opbevaring elementer i frekvensomformeren (jeg går ud fra en punkteres oscillator med en CMOS inverter) symmetrien vil blive skæv.

 
det er svært at kontrollere 50 -50 pligt til forskellige hjørne.Du kan serires en resister til
udgangskredsløbet, justere resister, kan du få mere gain, at du kan gte bedre 50-50 i hjørnet procesLagt efter 2 minutter:simuleringen tid, jeg tilføje oprindelige tilstand, og simulation om 200us til ss / tt / FF, høj / lav spænding, -40, 125.fordi nogle hjørne ikke behøver 200us, men i værste fald, er måske 200us behov for simulering tid

 
hi, mitgrace,
kan du dele mig med 20MHz krystal simulation model?
tak.

 
Søg: En 1,2-um CMOS Current-Kontrolleret Oscillator.pdf
i google

Kan kan hjælpe u.

 
hi holddreams,
Kan du uploade kredsløb du designet?Og jeg hjælpe dig analyse.

 

Welcome to EDABoard.com

Sponsor

Back
Top