H
holddreams
Guest
Hvordan man designer en 20MHz krystal oscillator kredsløb med 50% duty cycle?
Jeg bruger 0.5um CMOS Logic proces, og vælg banen gerne nogle papirer sagde,
men printkapacitet af post-simulering Resultatet er ikke nøjagtigt 50%.
Jeg tilføje afkobling kondensator mellem VDD og VSS.
Hvordan kan jeg kontrollere arbejdscyklus til 50%?
Hvor længe skal jeg simulere kredsløbet? 10U? 20U? Eller andet?
Når jeg simulere kredsløbet for 1.5ms, og pligt cycel ændre sig med tiden .....
Tak.
Jeg bruger 0.5um CMOS Logic proces, og vælg banen gerne nogle papirer sagde,
men printkapacitet af post-simulering Resultatet er ikke nøjagtigt 50%.
Jeg tilføje afkobling kondensator mellem VDD og VSS.
Hvordan kan jeg kontrollere arbejdscyklus til 50%?
Hvor længe skal jeg simulere kredsløbet? 10U? 20U? Eller andet?
Når jeg simulere kredsløbet for 1.5ms, og pligt cycel ændre sig med tiden .....
Tak.