Hvordan til at simulere Post-P & R?

[blankcd]

Jeg er nybegynder i losig udformning og simulation.

Jeg ønsker at gøre timing simulation bruger modelsim og Xilinx.
(ved hjælp af SDF fil, verilog kode ikke VHDL)

Nogen forklare mig i detaljer, idet der f.eks.

har en dejlig dag.

 

[linuxluo]

Hej,
I modelsim du er nødt til at importere dine Xilinx. V biblioteksfil først, og importere dine resultat. V fil med dit design,
og derefter importere dine sdf fil vedlægge Deres top design modul.
Nu kan du gøre dit indlæg simulering.

 

[blankcd]

Efter Website

http://www.sital.co.il/pdf/Xilinx_Vlg_gtl.pdf

godt dokument

 

[Al Farouk]

tjekke xilinx hjemmeside har det meget godt docummentation (App Note og selvstudier) for FPGA Advantage flow og interation med xilinx værktøjer

Al Farouk

 

[ljkong]

måske kan du finde alt, hvad du vil i www.model.com.
Der er mange app noter.
held og lykke.