Hvorfor info fra floorplanning er at sende tilbage til syntese trin?

[nvranil]

hej, gutter, mens jeg læste på Floor planlægning, bruger IBM ASIC flow, er det at vide, at info fra gulvet planlægning sendes tilbage til syntese skridt, og sted og rute. 1.why sendes tilbage til syntese trin efter gør gulvet planlægning?

 

[sim_333]

Dette gøres becaz vi får en hurtig idé om, hvad værktøjet vil gøre efter placering, og vi kan tjekke for modulerne, hvor timing problemer kommer og gensende dem vejen for resythesis. Håber det afklarer ur tvivl

 

[shiv_emf]

Hvilke oplysninger sendes efter floorplanning? DEF-fil? viser placeringen af ​​hardmarco?

 

[stormwolf]

Du kan betyde pysical syntese, efter en indledende grundplan, wire belastning og celle sted er inital sæt. Hos DC, en metode opkald brugerdefineret wire belastning have, er tråden belastning genererer ved grundplan ikke standard wire belastning i biblioteket, den tid er mere accrate. Så syntese værktøjer kan resynthesis den til at forbedre effektiv. Jeg husker DC kan læse PDEF fil til snyesis. Og nu behøver ikke gøre dette, kan nogle psycial syntese værktøj udføre dette arbejde. Før vi bruger kadence psycial syntese værktøjer, timingen er god.

 

[sim_333]

Efter Floorplanning, har u alle oplysninger om, hvordan makroer r placeret, deres orientering, placering blokeringer, og disse kan gemmes i def, eller kan lastes på def fra en tidligere gemt. Fp fil.

 

[shiv_emf]

kalder man det def fil i IBM ASIC flow? def - design udvekslingsformat Shiv