I DC, Hvad med de "overdrage" i genereret verilog

[tony_taoyh]

HI, alle,

I DC, da jeg bruger "skrive-f verilog" til at skrive ud verilog Netlist,
DC, nævnte "tran" eller "overdrage" er inclueded i verilog Netlist.

Vi ved, kan nogle P & R-værktøjer ikke acceptere dette ...
Så er nødvendigt at fastsætte en ....

Jeg tror, to metode til at løse dette:
(1) set_fix_multiple_port_nets-all-buffer_constant ...
(2) change_name-reglen verilog

Er det korrekt?

Jeg er ikke helt sikker på om dette ....
så jeg har lige dobbelt-tjekke dette spørgsmål ...

Thanks a lot.

Venlig hilsen,
Tony

 

[omid219]

sæt verilog ligning til fals.Dette vil løse dit problem.

sæt verilogout_equation falsk

 

[stormwolf]

du kan se stillingen på
ftopic106678.html

 

[eternal_nan]

En ting du bør tjekke op på, er, at du ikke har "set_dont_touch" specificeret på nogen af de blokke, du vil have DC til at fjerne tildeler fra.Dette kan forårsage tildeler at blive skrevet ud, selv om alle de rettelser fra ovenstående er blevet anvendt.