I / O standard i FPGA

[davyzhu]

Hej alle,

Hvor du finder I / O-standard generel beskrivelse liste includeing at gerne LVPECL, CML, HSTL / SSTL, LVCMOS / TTL?

Hvordan skal de støttes af FPGA?

Hilsen,

Davy Zhu

 

[echo47]

Dit spørgsmål er uklar.

Den FPGA datablad fortæller dig, hvor I / O-standarder, som enheden understøtter.

Eller har du lyst til at lære forskellen mellem LVCMOS, HSTL, etc?Det
er egentlig ikke en FPGA spørgsmål.

Eller ønsker du at lære, hvordan de FPGA fabrikanten gennemført alle de forskellige I / O-standarder i FPGA silicium?

 

[edavio]

læse denne artikel
brug valgte IO fra xilinx ansøgning noter
http://www.xilinx.com/bvdocs/appnotes/xapp133.pdf

 

[Big Boy]

Generelt, at du ikke behøver at bekymre sig om alle de eksotiske IO standarder.Hvad du gør er, at du først starte med enheder tilsluttet til FPGA, og dem vil specificere deres IO standarder (som normalt er faste).Derefter skal du tage at IO standard i FPGA til at matche enheden.

De mest almindelige er TTL og CMOS.I dette tilfælde er der LVTTL og LVCMOS (siden IO er max 3.3V).For eksempel, hvis du bruger en flash-hukommelse, som arbejder med 2.5V LVCMOS standard,
men du vælger at i FPGA.

LVTTL er mere almindelig for ældre chips, men også når kommunikationen er involveret (over et kabel for eksempel).

LVCMOS er sandsynligvis det mest almindelige.CMOS differentiere hovedsageligt af spænding niveauer at definere en'0 'eller'1', og udgangseffekt.

PCI er naturligvis til PCI-bus-standard.

Der er nogle standarder THA er differentieret, ligesom LVDS, hvor to ledninger er brugt, en den inverse af den anden (enten de to linjer har værdierne'0 'og'1' eller'1 'og'0').Spænding niveauet er lavere, og anvendes ofte i Telecom (f.eks LVDS link til pass 622Mbps STS12 signal).

 

[forsinkelse]

Der er ingen generelle standard om TTL eller enhver anden logik familie.Det er almindeligt, hvad der er aftalt af industrien.Men hver gang du bruger en chip, som understøtter en bestemt I / O, du har brug for at kontrollere det datablad for nøjagtige spænding niveauer og aktuelle drev, fordi det er det, der tæller lige meget du er i stand til at finde en overfladisk spec.om særlig standard.Så for eksempel TTL niveauer kan variere i mV fra producent til producent.For nyere standarder sådan GTLP fra Xerox, den standardiseringsorganer eller gruppe af virksomheder, der indleder den standard kan udgive værdier, men igen, når du bruger den OEM skal henvises til det sidste ord.

Med hensyn til FPGA I / O-niveauer,
der normalt bruger er bekymret over den digitale del af den enhed, der er afgørende for programmering, der er CLB og logik blokke.Vi opfatter FPGA som en digital enhed, men der er andre funktioner, som det gør, der ligger uden digital konstruktionskompetence såsom Phase Locked Loops og aktuelle drev for en bestemt I / O-plan.Disse funktioner er analog karakter og deres design er generelt holdes fri fra brugeren i enhedens databladet men du kan altid ping OEM at have dig forklare, hvordan for eksempel de støtter GTL, PECL og HCMOS på samme PIN-kode.

 

[jay_ec_engg]

I dag FPGAs giver mange grænseflader ....
Spartan-3 leverer GTL, HSTL, LVCMOS, LVTTL, PCI, SSTL, LDT, LVDS, RSDS, LVPECL .....vælge ur peripharl som pr ur ønsker .......
hvis u nødt til at vælge perticular peripharal derefter bedre til at vælge FPGA som støtter, at spændingsniveau ....i @ ltera også ...acex kan supoort 2.5,3.3 og 5.
Dens generelle dag .... FPGAs har deres IO banker, hvor en bank kan arbejde på 2.5 kan man arbejde på 1,8 (ved at sætte VCCIO tilsvarende)

 

[maskinelt twq]

Se venligst xilinx Vertex II serie chip's datablad for

beskrivelsen af disse standard.

www.xilinx.com

venlig hilsendavyzhu wrote:

Hej alle,Hvor du finder I / O-standard generel beskrivelse liste includeing at gerne LVPECL, CML, HSTL / SSTL, LVCMOS / TTL?Hvordan skal de støttes af FPGA?Hilsen,Davy Zhu

 

[freeinthewind]

u kan linke websted @ ltera, download produktion datablad.Det IOB kapitel måske være brugbar for dig.