Ikke-blokerende opgave eksempel: syntetisere tre D-Flip-Flop

[Zhanhe Tuo]

Undskyld mig, hvad de forskellige mellem de to altid er under: Ikke-blokerende opgave eksempel: syntetisere tre D-Flip-flop altid @ (posedge CLK) begynder REG1

 

[lostinxlation]

[Url = http://www.asic-world.com/tidbits/blocking.html] Blokering og blokerende I Verilog [/url]

 

[Zhanhe Tuo]

OK. Tak.