Indgangskapaciteten af ​​kombinationen gate

[rain_181914]

For en nand2 port, kører jeg simulering (brug lx (m)) og få kapacitanserne af to indgangsporte. Efter I kontrollere to forskellige standardcell biblioteker, er der to forskellige resultater. (PMOS størrelse A og B er ens. NMOS størrelse A og B er ens for) One indgangskapaciteten af ​​A er større end B. Den anden, Input kapacitans af B er større end A. Så jeg spekulerer på, at der kapacitans er en større en og hvorfor?

 

[santuvlsi]

Kære fyr, normalt PMOS skal være 2 eller 3 gange større derefter NMOS. begge kan ikke være lige. hvis det er lig stigetiden og falder TME vil ikke være den samme. så skiftet, vil ikke være på 1/2 af VDD. selvfølgelig capacitacne vil variere, hvis u skift fra en statndard biblioteket til andre, fordi standard celle er teknologi depenedent, som 90nm, 130nm. Hope u fik Santu

 

[rain_181914]

Kære, Jeg tror, ​​du måske ikke unstandard hvad jeg sagde. Cap A = Cap PMOS En port + Cap NMOS En port. f.eks PMOS A: l = 0,25 W = 2 PMOS B: l = 0,25 W = 2 NMOS A: l = 0,25 W = 1 NMOS B: l = 0,25 W = 1

 

[onlymusic16]

[Quote = rain_181914] Kære, jeg tror, ​​du måske ikke unstandard hvad jeg sagde. Cap A = Cap PMOS En port + Cap NMOS En port. f.eks PMOS A: l = 0,25 W = 2 PMOS B: l = 0,25 W = 2 NMOS A: l = 0,25 W = 1 NMOS B: l = 0,25 W = 1 [/quote] De biblioteker, komme op med disse kapaciteter først efter færdiggørelsen af ​​layout, ville forskellen sandsynligvis være i layoutet. Derfor, hvis du ser i layoutet i det første tilfælde, ville en har en større "rute cap" end B og vice versa for det andet tilfælde. For at kontrollere dette, skal du bruge simulatoren til at rapportere hætterne for de to kredsløb. Kanal caps ville være det samme, men ruten hætterne vil være anderledes, og endelig dens kanal Cap + rute, cap, som du kan se i. Lib. Håber det hjælper!

 

[rain_181914]

Dear onlymusic16, er de to parasitiske kapaciteter af to port forskellig. Lib fil. Men parasitiske kapaciteter i en havn - parasitære kapacitanserne af B-port = 0.02pf Input kapacitanser af en havn - Input kapacitanserne af B-port = 0.5pf jeg har defineret som, AD, PD og PS i SP-fil Når jeg kører HSPICE som overførsel MOS. model. Pls help

 

[onlymusic16]

[Quote = rain_181914] Kære onlymusic16, de to parasitiske kapaciteter af to havne er forskellige i. Lib fil. Pls help [/quote] Åben layout og forsøge at finde ud af, hvorfor de parasitiske hætter er forskellige. Dit svar ligger der, ikke i. Lib fil.

 

[rain_181914]

Undskyld, jeg ønsker at forklare, at parasitical kapacitans er. CIR-fil. Jeg tjekkede to værdier af to input paracitical kapacitans. parasitiske kapaciteter af en havn - parasitiske kapaciteter af B-port = 0.02pf Men fra lib fil, Input kapacitanser af en havn - Input kapacitanserne af B-port = 0.5pf så jeg faldt, at det er umuligt for denne forklaring.