ISE proces spørgsmål?

[davyzhu]

Hej alle,

Jeg har brugt ISE for ca 1 uge, og har 2 spørgsmål:

1) Hvad er forskellen med "Synthesizer" og "Oversæt"
2) Hvad er forskellen med "Map" og "Trace og Route"

Efter min mening, alle de første to oversætte RTL til primitiver, og de to Kort de primitive til Slice, er denne ret?

Hilsen,

Davy Zhu

 

[Vonn]

Du vil finde alt hvad du ønsker at vide i Xafir
Reference Guide, der kommer med den irske fondsbørs

 

[davyzhu]

Nå, men jeg har ikke denne Guide.

 

[opr]

Jeg tror her u'll finde svaret:

http://toolbox.xilinx.com/docsan/xilinx4/data/docs/dev/devtoc.html

 

[cawan]

Syntetisere: den proces du konverterer dit HDL-kode ind RTL Netlist.Oversæt: den proces du konvertere dine RTL Netlist i porten niveau Netlist.Herfra, Indretning betyde processen med ISE placere din gate niveau Netlist i CPLD; Place og Route er det begreb, der anvendes af FPGA til montering proces.

 

[forsinkelse]

Den sammenfattende proces vil kontrollere kode syntaks, og analysere det hierarki af dit design.Disse processer vil sikre, at dit design er optimeret til design arkitektur, du har valgt.Din HDL-kode beskrivelse kan omdannes til et digitalt kredsløb, der måske eller måske ikke være funktionel eller kunne bare skrammel, men koden er skrevet som sådan til at skabe digitale skematiske eller sorte boks fra det.Hvis koden ikke er synthesizable det er groft fejlagtig.

Oversættelse kommer efter syntese, der er tale om konvertering til teknologi bibliotek dele.Oversæt er det første skridt i gennemførelsen.Oversæt processen samler alle de input netlists og design tvang information og output en Xilinx NGD (Native Generic Database) fil.Output NGD filen kan derefter kortlægges til målrettede enheden familien.

Kort proces skaber en NCD fil.Den NCD fil vil blive anvendt af PAR proces til videre forarbejdning.

Du kan køre det sted og rute (PAR) processen, efter at du har lagt dit design.PAR bruger NCD fil skabt af Kort proces til sted og rute dit design.

Dette er mere eller mindre processen med næsten alle FPGA leverandører.