Jeg har brug for hjælp om PLL design trin, hvad der bør være kendt???

[ahmad_abdulghany]

Hej alle,
skal du være opmærksom på fem minutter, og så venlig at deltage mig til at tænke på dette spørgsmål ....

Jeg studerede nogle, ikke for lidt, emner vedrørende PLL og dens anvendelse i MS-ASIC udpeget, ...

fra forståelse grundlæggende PLL med PD og dets differene typer og ordrer (op til type II tredje rækkefølge) ...

derfra videre til CP-PLL, undersøgt sin grundlæggende funktion, og itroduced fasen støj spørgsmål, og desuden studeret bidrag i stigende orden, og typen af de forskellige parametre såsom hastighed og fase støj (op til type II tredje orden)

Det var hovedsageligt for grundlæggende PLL ..

Også for PLL applikationer, jeg undersøgt hvordan kan det bruges som FM eller FSK modulator / demodulator samt i tilfælde af PSK ...også, frequeny synthesizere med PLL enten med interger eller fraktioneringseluering N ...

Også undersøgt CDRs; forskellige typer af dem, og adv / ulemper ved hver enkelt frem for det andet ..

Men det var især i blokken diagrammer synspunkt, eller med andre ord, i SYSTEM niveau synspunkt, med ringe kredsløb af forskellige VCO's konfigurationer, pfd's, filtre, ... etc.men ikke i den grad af dyb kredsløb design, og dermed ingen layout, ingen kontrol ...

NU, problemet er, jeg skal arbejde i et projekt af PLL design, og jeg har til en-kraft eller styrke for manythings før jeg går gennem dette projekt ..det
er jeg ser frem til at høre fra dig,Jeg håber at se dine kommentarersorry for den lange emne ..
Thanks a lot in advance,
Ahmad,

 

[mooner]

Hvis om chip niveau design, bør du have en idé om de forskellige kredsløb konfiguration i detaljer, og ca simulation metode til at kontrollere dit kredsløb.

 

[khouly]

** u skal vide meget godt, hvordan man kan simulere PLL på system-niveau i alle domænecontrollere tid, frekvens og være meget godt i fase støj analyse af PLL

** derefter kredsløbet niveau, afgiften pumpe kredsløb, og earch topology af det, og den vifte af frekvens
VCO, ring eller LC og så videre, den høje hastighed dividers, sløjfen filter design, og hvordan den kan integreres på chippen
Det pfd nonidealities, og hvordan man undgår og øge effektiviteten

mange manythings, simualtion værktøjer, der vil hjælpe u i PLL simulation meget hurtigt

khouly

 

[ahmad_abdulghany]

også, gulv-plan, og layout, tilbage udgangen kontrol, ...mv.

hvad jeg ønsker at vide nu, kan disse ting er blevet lært let eller ej?og kan dette være alene, dvs selvstændig undersøgelse?

what're henvisninger skal jeg henvise til?

Hilsen,
Ahmad,

 

[khouly]

u vide alle disse ting kan læres, men det vigtigste er den praktiske expeince, denne Cairo, at u bør gøre det ved ur side layout, gulv paling og så videre, disse opgave behovet experince

khouly

 

[nickoo]

Debiter-pumpe proces:
1.select VCO type og konstruktion
2.sim det VCO-> get KVCO
3.design loop: (opmærksomhed BW <<vinde)
_a.open loop -> max Fase Margen
_b.close loop -> dæmpning faktor og naturlige freq (min rundstyringssendere)
4.low-pass filter parameter er besluttet ved trin 3.
5.design charge-pumpen,
skal være opmærksomme det aktuelle misforhold
6.desing pfd og adskillelsesstolpen osv.

 

[shaikhsarfraz]

Hej,
For at designe PLL starte med hvilken kreds du vil bruge fase fejlfinding.Hvorvidt en multiplikator eller pfd med charge pumpe.

Vælg derefter den Loop filter parametre.Derefter kommer den selction af VCO (Det kan gøres tidligere også).

For trinvis konstruktionsprocessen gå til Notes ved Dean Banerjee

tak
sarfraz

 

[ahmad_abdulghany]

Først vil jeg takke jer alle for Deres meget nyttige deltagelse,
og gå fortsat mere ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />sarfraz
Tak for kommentar, og jeg vil gerne sige, at PLL vil blive brugt til at opfylde visse trådløse standard, kan ZigBee eller Bluetooth eller whtatever, så, hvordan man
for det første, få det standard parametre,
for det andet, at ekstrakt kræves system parametre descrbing den egnet PLL?

også,
skal du uploade bemærker ved Dean Banerjee du mentoned ovenfor ..

Thanks in advance,
Ahmad,

 

[RFDave]

Dean Banerjee's Design noter er her

http://www.national.com/appinfo/wireless/pll_designbook.htmlDave
www.keystoneradio.com

 

[shaikhsarfraz]

Hej,
Jeg tror, du måske har fået den Dean Banerjee noter.

Nu til desiging PLL for visse specs, er du nødt til at være klar med design processen.Så gennemførelsen kan være lettere.For design flow henviser til noterne.

tak
sarfraz

 

[holddreams]

Hvor kan jeg hente Dean Banerjee noter?

 

[adwxl]

Hvordan kan jeg gøre det systme niveau simulation?

 

[henryhd]

måske jeg også ønsker, at simulation

 

[manish12]

holde bogen i Bekar med dig.

 

[walkingsun]

henvise til nogle thesis

 

[Usmanaih]

Nice: idé:

 

[TILAK_KUMAR]

Jeg skriver koden til PLL i Matlab, jeg vil bruge nogle af designet skridt til VCO og feed back loop ..