Kør VHDL i kadence

J

jowong1

Guest
Hej, Jeg var gad vide selv om nogen har haft erfaring med at køre VHDL-filer i Cadence miljø. Hvad jeg mente, er, at du skrev nogle VHDL-fil i design.vhd og derefter supposingly import til kadence og det skaber enhed og struktur, og et symbol. Dette er så vidt jeg fik, men så når jeg forsøger at simulere det, jeg støder 2 problemer: 1) Jeg er ikke sikker på hvad min stimulus er fordi VHDL er digitalt, og hvis jeg bruger Analog Miljø, alt er analog. 2) Det holder sige noget som dette "ERROR: Netlister: ude af stand til at gå ned i nogen af de synspunkter, der er defineret i betragtning listen:" spøgelse cmos_sch cmos.sch enhed strukturelle skematisk veriloga ahdl, men på "for eksempel I4 i celle retssag." mindst virksomheden og strukturelle cellview er der for eksempel I4. Gør jeg noget forkert? Tak
 
Kilka dni temu na platformie Steam pojawiła się nowa opcja - możliwość zakupu płatnych modyfikacji do gier. Jednak Valve wycofało się z tego pomysłu.

Read more...
 
LDV ikke længere var understøttet af Cadence. Den blev erstattet af skarp.
 
[Quote = spweda] LDV ikke længere var understøttet af Cadence. Den blev erstattet af skarp. [/Quote] LDV kaldes hormonspiral i den nye version
 
Hej, jeg har installeret hormonspiral pakke, men jeg kan kun synes at gøre Verilog i AMSDesigner men ikke VHDL, den siger det kan ikke gå længere ned til cellviews, at jeg bestemt. Da VHDL har udsigt som "enhed" og "adfærd", jeg binder en af mine blok til opførsel, da det er adfærdsmæssigt defineret, men det siger, det kan ikke gå ned i adfærd cellview. Den måde jeg generere adfærd opfattelse er at bruge VHDL-In Tak for al den hjælp
 

Welcome to EDABoard.com

Sponsor

Back
Top