E
electronrancher
Guest
godt installere og almindelige debugging har deres tråde, så jeg tror, dette emne har brug for en anden at holde alt fokuseret.
Jeg fik simulation arbejder aften med spectreS om NCSU modeller af AMI 1.6u proces.ingen svar på mine andre indlæg om, hvordan du kan få modeller kører, så jeg vil gætte på, at de fleste andre har disse problemer.første min howto.
1) Nyt bibliotek "test", der er gjort med lib manager, der er knyttet til AMI 1.6u tech biblioteket siden NCSU CDK er op & kører.Denne proces er den billigste i MOSIS, så jeg vil nok sende min "hobby" design her, når dette er alle godt kørende ..
2) New cellview "nsweep" oprettet, og skematisk skabt til virtuos.Tilføjet en nmos fra NCSU Lib (standard blev 4um/1.6um).Lagt 2 dc kilder, en for drain (kaldet Vcc) og én for gate (Vgate).Kastede i GND pil og Vcc bar, og kablede det hele op.Dette er blot en simpel prøvebænken til at karakterisere et FET.
3) Gemt skematiske og løb Analog Env.Changed simulator fra hspice (NCSU standard) til spectreS (lide de modeller), da jeg dont have hspice endnu ..Tilføjet en ny "produktion, der skal afsættes", og valgte den dræne af nmos.Dette vil give os gældende i drain.Valg af wire vil give dig spænding ved at node.Indstil parametre Vcc levering at være DC => 5 og Vgate levering at være DC => 2.5.
4) Analyse valgmuligheder lader os vælge dc feje, og vi beslutter at feje Vcc.(vælg levering fra skematisk,
skal du blot klikke & Go).Sweep fra 0-5V mens vores gate ophold på 2.5v.Du kender alle denne plot af IDD / Vdd I'm sure.
5) nu tilføje modeller fra NCSU KIT!Dette var min gamle fejl, jeg antages IC5 er smart nok til at link fra TechLib.Nope!
"Setup model sti" fra menuen, og du kan slette de to generiske stier det giver dig - minen var tomme, så det klaget over det.Nu skal du tilføje NCSU kit fra / lokalt / modeller / spøgelse / nom.Det betyder den nominelle processen kører,
er en gennemsnitlig enhed.
Bemærk: Du kan også vælge hurtigt (hot transistorer, tynde porte eller tung doping gør k 'big) eller langsom (det modsatte, lav k') abonnentfortegnelser at se, hvordan dine IC værker over alle proces hjørner.
5) Kør sim.Jeg kan se, om 141uA flade, når jeg kører transiente analyse fra 0-15ns, VG = 2.5, Vd = 5.Ikke dårligt for en lille 4u/1.6u nmos.DC feje vi var oprettelsen inden giver en dejlig lille plot, så du kan se de klassiske MOSFET fej.Kig på "flade" del (saturation) at vurdere output modstand og, godt du kender din fysik allerede i guess ..
Igen ser temmelig nice, jeg gerne AMI's processen indtil nu.
Nu til den dårlige side.Fejer 1 NMOS tog 9 sekunder på en Athlon 1800 med 1/2GB RAM og 2GB swap!Indstilling VGate til en variabel, og kører paramtric feje at give mig hele sættet af nmos kurver tog næsten 10 minutter for 50 sweeps!Dette er skrald efter min mening!
Har andre fået resultaterne på denne måde?Hvordan vil jeg simulere øverste niveau 5k transistor-design?Skræmmebilledet manual foreslår 256MB RAM til 1M transistor simuleringer, eller noget meget imponerende - jeg ikke tror, de mente det ville tage 3 dage!
Jeg spørger mig selv, hvor lang tid det tager at feje den NCSU nmos på alles system.Jeg bruger SuSE 8.2 og KDE.Jeg afsluttede skematisk vindue og kun havde åbent - icms, Analog Miljø-og ...Det
er alt, jeg tror
Jeg vil gerne have din feedback, alle - jeg vil tage nogle flere eksperimenter og lade dig vide, hvis jeg tager fejl, og skræmmebilledet er ikke affald.Måske
jeg vil prøve hspice, men jeg brugt at et før og besluttede det temmelig langsom for længe siden.
Jeg fik simulation arbejder aften med spectreS om NCSU modeller af AMI 1.6u proces.ingen svar på mine andre indlæg om, hvordan du kan få modeller kører, så jeg vil gætte på, at de fleste andre har disse problemer.første min howto.
1) Nyt bibliotek "test", der er gjort med lib manager, der er knyttet til AMI 1.6u tech biblioteket siden NCSU CDK er op & kører.Denne proces er den billigste i MOSIS, så jeg vil nok sende min "hobby" design her, når dette er alle godt kørende ..
2) New cellview "nsweep" oprettet, og skematisk skabt til virtuos.Tilføjet en nmos fra NCSU Lib (standard blev 4um/1.6um).Lagt 2 dc kilder, en for drain (kaldet Vcc) og én for gate (Vgate).Kastede i GND pil og Vcc bar, og kablede det hele op.Dette er blot en simpel prøvebænken til at karakterisere et FET.
3) Gemt skematiske og løb Analog Env.Changed simulator fra hspice (NCSU standard) til spectreS (lide de modeller), da jeg dont have hspice endnu ..Tilføjet en ny "produktion, der skal afsættes", og valgte den dræne af nmos.Dette vil give os gældende i drain.Valg af wire vil give dig spænding ved at node.Indstil parametre Vcc levering at være DC => 5 og Vgate levering at være DC => 2.5.
4) Analyse valgmuligheder lader os vælge dc feje, og vi beslutter at feje Vcc.(vælg levering fra skematisk,
skal du blot klikke & Go).Sweep fra 0-5V mens vores gate ophold på 2.5v.Du kender alle denne plot af IDD / Vdd I'm sure.
5) nu tilføje modeller fra NCSU KIT!Dette var min gamle fejl, jeg antages IC5 er smart nok til at link fra TechLib.Nope!
"Setup model sti" fra menuen, og du kan slette de to generiske stier det giver dig - minen var tomme, så det klaget over det.Nu skal du tilføje NCSU kit fra / lokalt / modeller / spøgelse / nom.Det betyder den nominelle processen kører,
er en gennemsnitlig enhed.
Bemærk: Du kan også vælge hurtigt (hot transistorer, tynde porte eller tung doping gør k 'big) eller langsom (det modsatte, lav k') abonnentfortegnelser at se, hvordan dine IC værker over alle proces hjørner.
5) Kør sim.Jeg kan se, om 141uA flade, når jeg kører transiente analyse fra 0-15ns, VG = 2.5, Vd = 5.Ikke dårligt for en lille 4u/1.6u nmos.DC feje vi var oprettelsen inden giver en dejlig lille plot, så du kan se de klassiske MOSFET fej.Kig på "flade" del (saturation) at vurdere output modstand og, godt du kender din fysik allerede i guess ..
Igen ser temmelig nice, jeg gerne AMI's processen indtil nu.
Nu til den dårlige side.Fejer 1 NMOS tog 9 sekunder på en Athlon 1800 med 1/2GB RAM og 2GB swap!Indstilling VGate til en variabel, og kører paramtric feje at give mig hele sættet af nmos kurver tog næsten 10 minutter for 50 sweeps!Dette er skrald efter min mening!
Har andre fået resultaterne på denne måde?Hvordan vil jeg simulere øverste niveau 5k transistor-design?Skræmmebilledet manual foreslår 256MB RAM til 1M transistor simuleringer, eller noget meget imponerende - jeg ikke tror, de mente det ville tage 3 dage!
Jeg spørger mig selv, hvor lang tid det tager at feje den NCSU nmos på alles system.Jeg bruger SuSE 8.2 og KDE.Jeg afsluttede skematisk vindue og kun havde åbent - icms, Analog Miljø-og ...Det
er alt, jeg tror
Jeg vil gerne have din feedback, alle - jeg vil tage nogle flere eksperimenter og lade dig vide, hvis jeg tager fejl, og skræmmebilledet er ikke affald.Måske
jeg vil prøve hspice, men jeg brugt at et før og besluttede det temmelig langsom for længe siden.