kadencen Layout (hjælp)

[Beardolphinaries]

Efter jeg henlede layoutet,
skal du kontrollere, Den Demokratiske Republik Congo, og extractd, så kan jeg bare køre simulatiion fra Analog Miljø og dette er den post layout design, er det ikke?Tak

 

[pk3316]

Du er nødt til at bygge en config at angive, hvilken visning du ønsker at simulere.Hvis du vælger skematisk opfattelse, så du simulere uden post layout.Hvis du angiver ekstraheres mening, vil du simulere layout virkning.

 

[Beardolphinaries]

Thanks a lot.
Jeg har et andet spørgsmål.
I layout, kan jeg tilføje "vdd!"og "GND!"og strømforsyning og jord?Det forekommer ikke virker.Når jeg ændre disse globale til normal vdd og vdd mærke, det virker igen.Hvad er galt denne her?
Tak.

 

[McSim]

Citat:

I layout, kan jeg tilføje "vdd!"
og "GND!"
og strømforsyning og jord?
Det forekommer ikke virker.
Når jeg ændre disse globale til normal vdd og vdd mærke, det virker igen.

 

[Beardolphinaries]

Hej, mit konfiguration er denne:

1.Jeg har en LOGIC_INV celleterapi, herunder skematisk, layout, symbol og ekstraheres synspunkt.Den LVS ser ok.End jeg oprettet en LOGIC_INV_test skematisk at teste denne inverter.og jeg oprettede LOGIC_INV_config se også.(Glem alt om de store output pin, ønsker blot at se parasitaere af ledning)

Efter at jeg har åbnet den analoge miljø fra LOGIC_INV_test skematisk
vil jeg bare setup design opfattelse er 'config', analysen er 'trans'.Og der er en stimuli 'vdd! "tilgængelig i Global kilder, og opsætning det som 1.2V.

Derefter simulerer.Fik en fatal fejl, sagde, at 'terminaler er koblet sammen'

Hvis jeg slukker for stimuli af vdd! Kun produktionen af skematisk opfattelse er simulerede.Den OUTPUT_LAY af ekstraheret opfattelse er det samme som input.

Jeg kunne ikke finde hvor problemet er.Kan du hjælpe mig om dette?Thanks a lot.
Beklager, men du skal login for at se denne tilslutningskrav

 

[Beardolphinaries]

kan nogen hjælpe mig please?Jeg ved virkelig ikke kunne finde problemet.Måske bare en meget enkel stupic fejl, som jeg ignoreret.Thanks a lot.

 

[standup]

Kan du fortælle mig, hvordan du kan få et symbol på den udpakkede inverter_lay? Må ikke du tjekker dit layout med kaliber eller andre redskaber?
da jeg se dit spørgsmål som netlist errors.Would du gerne vedlægge netlist udvindes fra bordet?
Vi kan disscuss spørgsmålene om analog IC design.QQ: 280325789