kan bare ikke få det SDF backannotation til at arbejde

D

digitalo

Guest
Hej alle! Jeg er at opbygge en standard celle bibliotek. Alt fungerer, men post-P & R digital simulering med SDF backannotation. Den mest grundlæggende IOPATH udsagn fungere fint, men om alt mere komplekse mislykkes. For eksempel med SET indtaste et DFF, at SDF indeholder: (bredde (COND D == 1'b0 (posedge SET)) (0,132:: 0,132)) Så i Verilog, jeg placeret $ bredde (posedge SET & & & D = == 1'b0, 00:00:00), (også prøvet mange lignende udsagn), men jeg får altid ncelab: * W, SDFNET: Kan ikke anmærke til ikke-eksisterende timing check (COND (D == 0) ( BREDDE (posedge SET) (0,132))) for eksempel Testing. \ myreg af modul DFFS. Der må være noget fundamentalt galt med min forståelse af SDF-til-Verilog kortlægning. Jeg tror, ​​at når jeg får ovenstående erklæring til at arbejde, vil jeg være i stand til at finde ud af resten ... Så mit spørgsmål er: Hvad skal sted i Verilog beskrivelsen til at matche SDF post? Dirk
 
Ja, jeg er alle, men overbeviste det er. Jeg får ikke annotation problemer for IOPATH specifikationer eller specifikationer uden COND i SDF. Jeg kan tvinge advarsler om IOPATH ved at fjerne den tilsvarende linje i Verilog modulet, så det rigtige sæt af moduler er samlet op. Så vidt jeg kan fortælle, at det er alle specifikationer, der indeholder COND at mislykkes. Dirk
 

Welcome to EDABoard.com

Sponsor

Back
Top