Kan du hjælpe mig til at generere disse digitale signal?

[incol]

se Fig1, når A skifter fra høj til lav, efter en kort forsinkelse, B bliver for høj;
når B skifter fra høj til lav, efter en kort forsinkelse, C bliver for høj;
når C skifter fra høj til lav, efter en kort forsinkelse, A bliver for høj;
og cirkulere følge denne.

Brug et ur og nogle digitale porte til at indse det, kunne nogen hjælp mig?

 

[FOM]

Der er ingen Fig.1.
Hvilke signaler vil gøre B og C ændres fra høj til lav?

 

[incol]

her er den Fig, og A, B, C er alle de signaler, som jeg vil kredsløbet til at generere.

http://www.edaboard.com/viewtopic.php?p=709552 # 709.552

 

[nand_gates]

Her er en løsning, men den er ikke generiske.
Kan være ur ser dette i 3 fase inverter?
Kode:

modul shifter (

/ / Outputs

A, B, C,

/ / Inputs

CLK

);

input CLK;

output A, B, C;

reg [9:0] count = 0;

tildele C = | count [9:8];

tildele B = | count [5:4];

tildele A = | count [1:0];altid @ (posedge clk)

count <= (count [9:0], ~ | count [9:1]);

endmodule / / shifter

 

[incol]

Hej
Tak for din hjælp, jeg kunne bruge nogle nand eller eller porte til at indse det?nand_gates skrev:

Her er en løsning, men den er ikke generiske.

Kan være ur ser dette i 3 fase inverter?Kode:

modul shifter (

/ / Outputs

A, B, C,

/ / Inputs

CLK

);

input CLK;

output A, B, C;

reg [9:0] count = 0;

tildele C = | count [9:8];

tildele B = | count [5:4];

tildele A = | count [1:0];altid @ (posedge clk)

count <= (count [9:0], ~ | count [9:1]);

endmodule / / shifter

 

[its_thepip]

gøre som samme som ovenfor