Kan nogen anbefale nogle papirer om afgift pumpe design?

[holddreams]

Kan nogen anbefale nogle papirer / materialer på gratis pumpe design?
Afgiften pumpen vil blive brugt til at generere en højere spænding i forhold til indgangsspændingen.

Tak.

 

[Joestar]

[1]. J. Maneatis et al., Self-Biased High-Bandwidth Low-Jitter 1-til-4096 Multiplier Clock Generator PLL, IEEE J.Solid-State Circuits, vol.31, pp.1795-1803, november 2003.
[2]. Ian A. Young, A PLL Clock Gernerator med 5 til 110 MHz i Lock Range til mikroprocessorer, IEEE J.Solid-State Circuits, vol.27, pp.1599-1607, Nov.1992.
[3]. L. Dai og R. Harjani, CMOS Switched-Op-Amp-Baseret Sample-og-Hold Circuit, IEEE J.Solid-State Circuits, vol.35, No.1, pp.109-113, Jan ,2000.
[4]. Mohamad El-Hage og Fei Yuan, arkitekturer og Design Considerations for CMOS Charge Pumper til Phase-Locked Loops
[5]. RCchang og LCKuo, En ny Low-Voltage Charge Pump Circuit for PLL, IEEE International Symposium of Circuits and Systems ISCAS, Schweiz, pp.701-703, May 2-5,2000.
[6]. J. Maneatis, Low-Jitter Proces-Uafhængige DLL og PLL baseret på selv-Biased Techniques, IEEE J.Solid-State Circuits, vol.31, No.11, Nov.1996.
[7]. W. Rhee, Design af High-Performance CMOS Charge-Pumper i Phase-Locked Loop, i Proc.ISCAS, Vol.1, pp545-548, 1999.
[8]. Esdras Juarez-Hernandes og Alejandro Diazsanchez, A Novel CMOS Charge-Pump Circuit med positiv feedback for PLL Applications, i Proc.ICECS, vol349-352, 2001.
[9]. Jae-Shin Lee et al., A Charge Pump med Perfect Nuværende Matchende Karakteristika hos Phase-Locked Loops, i Electronics Letters, vol.36, pp.1907-1908, 9. nov.2000.

 

[ycj]

Joestar skrev:

[1]. J. Maneatis et al., Self-Biased High-Bandwidth Low-Jitter 1-til-4096 Multiplier Clock Generator PLL, IEEE J.Solid-State Circuits, vol.31, pp.1795-1803, november 2003.

[2]. Ian A. Young, A PLL Clock Gernerator med 5 til 110 MHz i Lock Range til mikroprocessorer, IEEE J.Solid-State Circuits, vol.27, pp.1599-1607, Nov.1992.

[3]. L. Dai og R. Harjani, CMOS Switched-Op-Amp-Baseret Sample-og-Hold Circuit, IEEE J.Solid-State Circuits, vol.35, No.1, pp.109-113, Jan ,2000.

[4]. Mohamad El-Hage og Fei Yuan, arkitekturer og Design Considerations for CMOS Charge Pumper til Phase-Locked Loops

[5]. RCchang og LCKuo, En ny Low-Voltage Charge Pump Circuit for PLL, IEEE International Symposium of Circuits and Systems ISCAS, Schweiz, pp.701-703, May 2-5,2000.

[6]. J. Maneatis, Low-Jitter Proces-Uafhængige DLL og PLL baseret på selv-Biased Techniques, IEEE J.Solid-State Circuits, vol.31, No.11, Nov.1996.

[7]. W. Rhee, Design af High-Performance CMOS Charge-Pumper i Phase-Locked Loop, i Proc.ISCAS, Vol.1, pp545-548, 1999.

[8]. Esdras Juarez-Hernandes og Alejandro Diazsanchez, A Novel CMOS Charge-Pump Circuit med positiv feedback for PLL Applications, i Proc.ICECS, vol349-352, 2001.

[9]. Jae-Shin Lee et al., A Charge Pump med Perfect Nuværende Matchende Karakteristika hos Phase-Locked Loops, i Electronics Letters, vol.36, pp.1907-1908, 9. nov.2000.

 

[DenisMark]

Der er bugs med vedhæftet fil.Giv mig ur email og jeg sender u nogle artikler.
Hilsen.

 

[ycj]

Der er mange typer af afgift pumper:

Fra et kredsløb designer's opfattelse,
1.Charge pumpe af Dickson's: Ancient og traditionelle.Først foreslået af Dickson i 1976, gennemført af diode & hætte.Mange forbedringer blev foreslået at ændre dioder til afbrydere.(JT Wu, Y. Moisiadis ... osv.)

2.Charge pumpe baseret på spændingsdobler: Looking for de forfattere som MS Makowski, JA Starzyk, JC Wu, og P. Favrat.

3.SC Converter til Power elektronik: I realiteten kan alle gratis pumper ses som en undergruppe af SC Converter.Men først en foreslået at indføre begrebet holdt sin (i virkeligheden er deres) papir i 1990, mens Dickson's Charge Pump været rundt i lang tid.Ideen blev først foreslået af den japanske for DC-DC-konvertere, så udvides til AC-DC, DC-AC, og AC-AC.
Adrian Ioinovici skrev en indledende oplæg om IEEE Circuits & Systems Magazine 2001.

Altså, der er omfattet vil du grave i?

 

[ranjan123]

Papirerne foreslået af joestar er gode papirer - nogle af dem dækker afgift pumpe design i detaljer.Også, så glem ikke at se op i henvisningerne i disse papirer til videre fører.

 

[haoshs]

Self-Ensidig High-Bandwidth Low-Jitter 1-til-4096 Multiplier Clock Generator PLL

Abstract A self-partiske Phase-Locked Loop (PLL) bruger en stikprøven feedforward filter netværk og en etapevis inverse-lineær programmerbare nuværende spejl for konstant loop dynamik denne skala med reference frekvens og er uafhængige af multiplikationsfaktoren, output frequency, proces, spænding, og temperatur.Den
PLL opnår en mangedobling række 1 4096 med mindre end 1,7% output jitter.Fremstillet i 0,13-m CMOS, at området er 0,182 mm2 og udbuddet er 1,5 V.

http://www.edaboard.com/viewtopic.php?p=295088 # 295.088