kan nogen hjælpe mig i syntese af vedlagte design

V

verilog2vhdl

Guest
Det giver fejl ....Pls ændre hvis det er nødvendigt ...

 

Welcome to EDABoard.com

Sponsor

Back
Top