S
shock369
Guest
Hej alle, Kan nogen forklare hvordan design bredde og længde af transistor i denne topologi eller forholdet (W / L) af transistor i forskellen parvis og spejl for at få en god matchende offset. Mål af design: Design af den lave offset (max. 5 mV) jernbane til jernbane operationsforstærker i CMOS-teknologi. Opamp være brug for måling. VDD = 5V Mim. længde 0,7 μm Thanks