lastning FPGA fra ROM

[meetspraveen]

hej,
kan nogen forklare mig, hvordan FPGA indlæses fra rom automatisk ved power op?
explan logikken?

 

[satyakumar]

Hi Praveen,
Den FPGA træder i JTAG tilstand, så er der taget sig af den chip Power PC.Når JTAG er aktiveret FPGA er konfigureret baseret på oplysninger til stede i rom eller Flash.Når FPGA er konfigureret så JTAG er deaktiveret, og FPGA træder i normal drift

Hvis du har nogen tvivl u kan spørge
Thanks and Regards
satyakumar

 

[meetspraveen]

hi satya
så der er PowerPC, som gør det muligt JTAG at indlæse FPGA.where POWERPC located.on chip betyder?

 

[satyakumar]

Hi Praveen,
I FPGA PowerPC er til stede, kan det være eksterne i nogle gamle version FPGA det normalt kommer med flash

 

[meetspraveen]

hi satya,
så PowerPC er indbygget i alle FPGA, wat er de andre værker af PowerPC inde FPGA? om PowerPC er sat som et centralt?

Eller
PowerPC vil komme som periperal til FPGA (måde uden FPGA)? Er det grænseflademodellen mens bord design?

 

[rajsrikanth]

Den vedhæftede fil er tilslutningen af skolebal med FPGA og CPLD acces med prom.tjek det er nyttigt

hilsen
raj
Beklager, men du skal logge ind for at se denne vedhæftede fil

 

[satyakumar]

Hi praveen,
Det dokument, der sendes ved rajsrikanth forklarer tydeligt om, hvordan en konfiguration er lastet til FPGA og logik.
Der er ingen mening i at holde PowerPC ud side FPGA, dens vigtigste funktion er at konfigurere FPGA.Hvis vi tager PROM dens størrelse er stor og desipates betydelig mængde strøm under runtime.Så for at holde sit affald inde i FPGA.Men i den seneste udgave af FPGA PROM er indbygget, er posible efter at reducere nogle ulemper.

 

[meetspraveen]

tak u satya n rajsrikanth nu er klar.

 

[kinjal_book]

Den vedhæftede fil er fjernet.
Kan nogen pl uploade den igen

Kinjal

 

[meetspraveen]

her er den vedhæftede fil ..

http://www.edaboard.com/viewtopic.php?p=908011 # 908.011Lagt efter 2 minutter:enten på udkig efter nogle andre vedhæftede filer ... kidly svar med oplysninger

 

[echo47]

xapp482.pdf beskriver en særlig situation - downloadet programmet kode fra PROM i CPU'en inde i FPGA.Men de fleste FPGA ikke har nogen forankrede CPU (såsom PowerPC), og de fleste FPGA projekter ikke bruger nogen blød CPU kerne (f.eks MicroBlaze).

De fleste FPGA'er hente deres konfiguration serie, fra en særlig flash PROM, der er designet til at tale med den særlige type af FPGA.(PROM-til-FPGA-forbindelse er ikke JTAG.) Nogle FPGA'er kan hente deres konfiguration fra en almindelig parallel PROM ved hjælp af regulære adresse og datalinjer.Her er nogle Texas konfiguration Proms:
http://www.xilinx.com/products/silicon_solutions/proms/index.htm