I
ifarmer
Guest
Jeg spekulerer på, hvordan de FPGA indse, ikke i software, men hardware, der fungerer som »lav skew rate 'og' programmerbar I / O-aktuelle '.
Jeg tror, at for lav skew sats funktion, FPGA tilføjer en kapacitiv belastning på porten af output buffer; for programmerbare I / O aktuelle, FPGA parallel forbinder flere forskellige buffere.
Jeg ved, min idé er ganske naiv.Enhver kan give sandheden eller rative materal i detaljer.Tak.
Hilsen
Ifarmer
Jeg tror, at for lav skew sats funktion, FPGA tilføjer en kapacitiv belastning på porten af output buffer; for programmerbare I / O aktuelle, FPGA parallel forbinder flere forskellige buffere.
Jeg ved, min idé er ganske naiv.Enhver kan give sandheden eller rative materal i detaljer.Tak.
Hilsen
Ifarmer