LDO forbigående, reducere underskridelse

[hdkwan]

Hej,

Jeg er at designe en LDO til 1A belastning.
Udgangsspænding er 1.8V
Jeg bruger 10UF hætte og 1ohm ESR modstand.
under forbigående den underskridelse af udgangsspændingen er 650mV.

Problemet kommer, når jeg forsøger at indsætte 20nH ESL induktortypen til output cap.
Den underskridelse med ESL kan være så stor som 1.8V (Udgangsspænding falde til 0v!)

Indsvingningstiden af mit belastning er 0.1ns

Er der nogen spænde-kredsløb, der kan svare inden 0.1ns?
Eller er der nogen metode til at reducere underskridelse?
Tak

 

[dick_freebird]

LDOs er temmelig nervøs over kvaliteten af deres produktion
filter kondensator.Du kan få bedre resultater ved at gå til (N)
mindre caps siden ESL og ESR både reducere parallelt.

Du bør størrelse bulk kapacitans at ride en forbigående
belastningsstrøm skridt med mindre end det tolerable deformation,
figurerer i den tid det ville tage kontrol sløjfe til genbosætte.

Q = Istep * tsettle
C = Vstep * Q

Men hovedparten kapacitans, som bør suppleres med "hurtigt"
(lav ESL / ESR) kondensatorer samt, at ride ud i kanterne.

 

[hdkwan]

dick_freebird skrev:

LDOs er temmelig nervøs over kvaliteten af deres produktion

filter kondensator.
Du kan få bedre resultater ved at gå til (N)

mindre caps siden ESL og ESR både reducere parallelt.Du bør størrelse bulk kapacitans at ride en forbigående

belastningsstrøm skridt med mindre end det tolerable deformation,

figurerer i den tid det ville tage kontrol sløjfe til genbosætte.Q = Istep * tsettle

C = Vstep * QMen hovedparten kapacitans, som bør suppleres med "hurtigt"

(lav ESL / ESR) kondensatorer samt, at ride ud i kanterne.