LEF generation fejl - VDD, GND, o / p pin navne

B

Brittoo

Guest
Hej Jeg er i øjeblikket forsøger at generere LEF fil til toppen af en chip.I har et par spørgsmål om det samme:>> I det abstrakte generator, i løbet af pin flow, skal jeg til at indtaste alle VDD, GND, o / p pin navne manuelt? >> Jeg har indtastet kun VDD og GND ben. Løbet afslutter med mange advarsler. (Fx; Skematisk og abstract.pin udsigt terminal XYZ har forskellige typer) Kan disse advarsler ignoreres? Vær venlig at svare ASAP. Regards Brittoo
 
Hej Jeg er i øjeblikket forsøger at generere LEF fil til toppen af en chip.I har et par spørgsmål om det samme:>> I det abstrakte generator, i løbet af pin flow, skal jeg til at indtaste alle VDD, GND, o / p pin navne manuelt? >> Jeg har indtastet kun VDD og GND ben. Løbet afslutter med mange advarsler. (Fx; Skematisk og abstract.pin udsigt terminal XYZ har forskellige typer) Kan disse advarsler ignoreres? Vær venlig at svare ASAP. Regards Brittoo
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top