M
mliu66
Guest
Enhver, der kender de værktøjer, der kan syntetisere HDL til gate-niveau, men bevare alle de påstande?Jeg har brug for påstanden om begrænsninger ved gate-niveau.Jeg er ny på design.Tak
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
B
bansalr
Guest
Påstande er en funktion af HDL anvendes af simulatoren for Funktionel kontrol.
Normalt påstand er aplied på udtryk eller på garn.
Men efter syntese netto navne er ændret af syntese værktøjer også påstand bliver ignoreret af sunthesis værktøj.
så jeg tror ikke, at samme påstand kan anvendes efter syntese, forudsat u holde påstande i prøvebænk.
I dette tilfælde også på nettet navne og stien er der modffied.
Enhver anden mening om dette.
Normalt påstand er aplied på udtryk eller på garn.
Men efter syntese netto navne er ændret af syntese værktøjer også påstand bliver ignoreret af sunthesis værktøj.
så jeg tror ikke, at samme påstand kan anvendes efter syntese, forudsat u holde påstande i prøvebænk.
I dette tilfælde også på nettet navne og stien er der modffied.
Enhver anden mening om dette.
M
mliu66
Guest
Det er netop mit problem.Jeg ønsker at holde opspore de begrænsninger, som de påstande (i HDL) ved gate niveau.Men efter syntese disse netto navne er ændret.Hvordan kan jeg bevare min påstand begrænsninger ved gate-niveau?
Jeg forsøger at gøre dette til test formål, da ATPG kun kan ske ved gate niveau.Hvis jeg nødt til at anvende den påstand begrænsninger i ATPG, hvordan kan jeg finde dem efter syntesen?
Tak
Jeg forsøger at gøre dette til test formål, da ATPG kun kan ske ved gate niveau.Hvis jeg nødt til at anvende den påstand begrænsninger i ATPG, hvordan kan jeg finde dem efter syntesen?
Tak
S
spauls
Guest
Som Synthesis værktøj, du bruger,
Jeg kender i DC Shell jeg havde skrevet SVA og jeg sat under synopsys_translate_off direktivet.
og i magma det er "syntese off"-direktivet.
Jeg kender i DC Shell jeg havde skrevet SVA og jeg sat under synopsys_translate_off direktivet.
og i magma det er "syntese off"-direktivet.
M
mliu66
Guest
Spauls, Tak for dit svar.Eventuelle oplysninger?Min email mliu_duke (at) yahoo.com Tak!
M
maksya
Guest
Påstande er kun til simulering og formel verifikation."Translate_on" og "Translate_of" er kun pragmas (direktiver for synthesizer til at oversætte eller ikke at oversætte kode).
Y
yaseen1
Guest
Ingen værktøj vil bevare påstande som påstande ikke er synthsizable
A
aji_vlsi
Guest
mliu66 skrev:
Det er netop mit problem.
Jeg ønsker at holde opspore de begrænsninger, som de påstande (i HDL) ved gate niveau.
Men efter syntese disse netto navne er ændret.
Hvordan kan jeg bevare min påstand begrænsninger ved gate niveau?Jeg forsøger at gøre dette til test formål, da ATPG kun kan ske ved gate niveau.
Hvis jeg nødt til at anvende den påstand begrænsninger i ATPG, hvordan kan jeg finde dem efter syntesen?Tak
Det er netop mit problem.
Jeg ønsker at holde opspore de begrænsninger, som de påstande (i HDL) ved gate niveau.
Men efter syntese disse netto navne er ændret.
Hvordan kan jeg bevare min påstand begrænsninger ved gate niveau?Jeg forsøger at gøre dette til test formål, da ATPG kun kan ske ved gate niveau.
Hvis jeg nødt til at anvende den påstand begrænsninger i ATPG, hvordan kan jeg finde dem efter syntesen?Tak