@ ltera FPGA stifter problem

[kingkang]

Hej
Jeg syntetiseret min verilog kode i synplify.
Og gøre det P & R i quartusII.
Når jeg ikke config nogle af de stifter FPGA
løb correctly.But når jeg config disse stifter, det
gik galt resultat!Jeg kan tror Tapperne ikke
påvirke det indre funktion!
Bestyrelsen freq opfylde timing rapport fra quartusII.
Jeg ved ikke hvorfor.
Den fpga er @ ltera 20k200e

Thanks and Regards

 

[davorin]

Hvad stifter har du konfigurere og hvad?
Fejl output?

 

[ifarmer]

Jeg tror det er fordi din PIN-opgaver er ikke egnede med dit design og udstyr.Nogle enhed begrænsning,
såsom ur pin placering, oe gruppe begrænsning, fører qu (at) rtus mislykkedes P & R dit design.