@ ltera konfiguration Problem??

[Bajaj]

Hej

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Jeg har bord med @ ltera stratix FPGA.På grund af bord design fejl, MSEL [2:0] er altid logik 1.Jeg kan ikke klippe eller ændre fordi tarce ikke er synligt (burried).

Kan jeg bruge dette bord?Hvis ja, hvad configurtaion jeg skal bruge.Kan jeg bruge JTAG konfiguration?

Tak

 

[davorin]

Hvorfor er folk altid at dovne læser databladene ??????

Side 1832 af Stratix håndbog siger det klart:

Code:

JTAG-baseret konfiguration har forrang for andre konfiguration ordninger, hvilket betyder, at MSEL stifter ignoreres.