@ ltera Max II og QU (at) rtus - hjælpe med værktøjer til brug!

[ted]

Hej,

Jeg bruger den gratis versioner af @ ltera Max II plus og arbejder på et design for ACEX1K50.Designet passer fint med masser af frie midler.Timingen er bit selv om flere steder, så jeg er kun berørt af timing, ikke-området.

Projektet er skrevet i VHDL, og derfor har jeg kun begrænset kontrol med, hvad der virkelig er genereret (med Leonardo Specrum i første omgang).

Men den montør i MAX II plus finder sted alt direkte dumme steder, ofte maksimere forsinkelsen.Selvfølgelig kan jeg ordne det til en vis grad i Gulvplan editor, men når du bruger såkaldte qu (at) rtus montør mulighed, man ikke kan fastsætte placering på celle / LUT plan.Er der nogen afstamning måder til at kontrollere montør og få chippen peform at det
er bedst?Er qu (at) rtus måske gøre det bedre job og give mulighed for bedre manuel kontrol?

Et andet spørgsmål er fanouts.

slow.

Det virker, som om ACEX1K en fanout på måske op til 6-8 er temmelig hurtigt, men på større fanout det er hurtigt at få meget
langsomt.På grund af de høje indvinding i VHDL der ikke er nogen nem måde jeg kender at tvinge generere parallel (overflødige) logik, så fanout er holdt på lavt nok plan for de enkelte celler til at fremskynde logik.

Nogen gode ideer, der nogen?

 

[ngjh]

Hvis du ønsker at generere overflødige logik altid, tror jeg,
at den eneste måde at fortælle synthesizer til at gøre det ved hjælp LCELL primitiver.Men dette vil gøre koden mindre bærbare.Metode (påtage signal 'original' skal overlappes):bibliotek @ ltera;
use@ltera.all; (ikke 100% sikker på, om dette er korrekt)
, orig_dup1
);

LC1: LCELL havn kort (original, orig_dup1);
, orig_dup2
);

LC2: LCELL havn kort (original, orig_dup2);

....Håber, at dette vil hjælpe [/ i]