Lyskryds program problem. pls hjælp

[microelectronics]

Dette er min fulde program, jeg er i stand til at kompilere det. men det dont vise mine resultatet på en de1 bord. Indlægssedler tage et kig og påpege mine fejl / / Main //************************************ ********************* / / * Hwy = Motorvej, G = grøn, Y = gul, R = rød * / / * cnrt = landevej, G = grøn, Y = gul, R = rød * //************************************** ******************* modul trafik (input [05:05] SW, input CLOCK_50, input reset, ur, output reg [09:00] LEDR, produktion reg [ 07:00] LEDG, output [00:06] HEX0, HEX1, HEX2, HEX3) fo [02:00] tilstand, nextstate; reg [09:07] A = 0; parameter [02:00] S0 = 3 'B000; parameter [02:00] S1 = 3'b001; parameter [02:00] S2 = 3'b010; parameter [02:00] S3 = 3'b011; parameter [02:00] S4 = 3'b100 ; Viser b1 (A, CLOCK_50, HEX0, HEX1, HEX2, HEX3) altid @ (posedge ur eller posedge reset) begynder if (reset) tilstand

 

[lakshman.ar]

Venligt, hvis du kan uddybe, hvad der er en de1 bestyrelse kan kan få noget hjælp. Er det en FPGA bord? WBR Lakshman PS: Denne kode er fra ser bekendt til den ene i den bog om Verilog af Samir planitkar