Matchning af lange transistorer

P

pseudockb

Guest
Hej, jeg spørger mig selv, er der flere hensyn at tage, når de forsøger at matche meget lang transistorer.For eksempel vil jeg bruge de nuværende spejle til at spejle en meget lille nuværende og W / L udledt, er 0,02, således at de transistorer er i kraftig inversion.Jeg valgte W være 1um og L skal 50um.Jeg er også bekymret over den lange afstand, at en transistor strække sådan, at transistoren oplevelser en stor proces gradient fra den ene ende til den anden.Desuden er layoutet er ikke kompakt længere.Nogen forslag?Tak.

 
Kære pseudockb:

Hvad med at bruge flere MOS til at bestå af din eller originale MOS størrelse.?

fx: W / L = 1 / 50 = fem 1 / 10 mos & seriel disse MOS gerne serielle R til
får den strøm, der ønskede værdi.mpig09

 
Hi pseudockb,

Jeg vil anbefale at undgå disse længder, og måske gøre alt for design klogt at øge den nuværende tendens, selv om det kun i én etape.Alternativt kunne du undersøge svag-inversion påvirke.Hvis du efter nogle oplysninger om design, kan vi være i stand til at hjælpe.

Ellers hvis du sidder fast med denne længde, sted dummy poly / udbredelse på alle sider af udstyr til forbedring af matching (til kostpris af området).Også være forsigtig med modeller for denne transistor, de fleste enhed ingeniører ikke har en 1 / 50 enhed til at måle, så alle værdier er ekstrapolerede og derfor mindre præcis.Hertil kommer, hold øje med delta-w effekter, RSCE (Reverse Short Channel Effekt), og smal bredde effekter.

Hilsen,
Dip

 
Absolut prøve at bias i svage inversion.Dette vil øge du W / L-forhold, så du kan bruge smaler længder.

 
Jeg har læst fra nogle papirer citerer, at de nuværende spejle partisk i svage inversion er mere proned misforhold.Desuden kan jeg ikke øge mit nuværende forbrug yderligere på grund af den lave strøm krav.

Jeg har tænkt på at bruge seriel forbindelse som nævnt af mpig09 men jeg er ikke sikker på misforholdet faktor.Har nogen prøvet før?

Hvor kan jeg finde oplysninger om delta-w effekter, RSCE (Reverse Short Channel Effekt), og smal bredde effekter?Tak.

 
Jeg føler også forvirret over den nuværende spejl, som man kan kontrolleres bedre, det normale (som 5u/2u) eller inversion transistor (2u/5u)? Hvoraf den ene er mere præcis?

 
hi Phoebe,
w / l-forhold afhænger af strøm, der løber gennem det ... w / l <1 er usædvanlig, og også svært at matche i layout.hvis en sådan situation opstår drive virksomheden på subthreshold regionen.
w / l forhold tæt på 1, kan accepteres, men forholdet som 0,02 er meget ikke anbefale.

hilsen

 
Forholdet er et punkt, et andet punkt er dens længde og bredde størrelse, og på samme tid layout er meget vigtigt

 
Hi there,

Jeg er også gør en OTA-design med ultra lav strøm (400nA), og har brug for nogle transistorer med W / L = 1 / 50 til at få min Veff = 0.2V.Har alle anbefaler, at jeg drive disse eksisterende spejle i subthreshold?Men sikkert enheden mismatch vil ikke være godt?

Er der en god lang længde MOSFET matching teknikker?

Tak for din hjælp.

 
MOS paradoksproblemer har to faktorer

1.Tærskel spænding mismatch
2.Mobilitet mismatch

Hvis du plotte misforhold mellem det samme område enheden via forskellige VDSATs du får den bedste matchende nær maksimum VDSAT = VDD-VTH.Ved lavere VDSAT, eller under subthreshold overgangen punkt den aktuelle misforhold ændrer ikke noget mere.Enheden fungerer ligner en bipolær med en dårlig matchning.Den matchende er da kun defineret ved VTH mismatch.

Jeg tror, at udtrykket er

sigID / ID = sigVTH (B, L) / (m * VT)

 
Hi rfsystem,

Tak for dit svar, selvom jeg ikke tror, du har rettet mit spørgsmål overhovedet.

Hvad jeg spørger om, er, er der gode layout teknikker til lange længde transistorer, i særdeleshed, er der måder at layoutet lange længde nuværende spejle?
Den eneste reference jeg har for lange længde transistorer er layoutet i Baker's bog (CMOS Circuit Design, Layout og simulering, 2. udgave, P120).

Enhver hjælp vil blive meget værdsat.
Tak.

 

Welcome to EDABoard.com

Sponsor

Back
Top