Max hætte & tran grænse i SDC

F

fail1

Guest
vi nødt til at indstille fanout & tran grænse i vores SDC-fil.
I 130nm design, var vi fastsætte fanout & tran som "1"
Men behovet for at komme med disse numre til 65nm design.
Hvad er den generelle procedure for at komme op til dette nummer? Hvad gør folk normllay sæt max hætte & Max tran grænse i deres SDC-filer til 65 nm design.

 
Du kan tjekke din 65nm standard celle bibliotek for reference!

 
Tak!
så, hvad der er fastsat i vores bibliotek, dvs det antal vi skal bruge til optimering ..?

Meena

 
ja, for normale omstændigheder, kan biblioteket fastsætte imødekomme dine ønsker, såsom fanout & Tran.men for nogle særlige tilfælde, skal du angive dine egne begrænsninger (mere streng end biblioteket indstilling) såsom ur træ sti.

 
fanout til 1?
Jeg tror, at værktøjet vil chokeren.

bruge 10-20 til fanout, bruger 10% ur til Tran.

 

Welcome to EDABoard.com

Sponsor

Back
Top