max overgang

Z

zyphor

Guest
Hej
hvilken værdi skal jeg bør sætte på max_transition i ,18 proces eller ,13-processen

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Ked af det" border="0" />
 
hej,
Jeg tror max_transition er sat alt på dit system indstilling, ikke dit sind.

 
vil du forklare det klart?
Jeg synes, det er et design reglen og skal overholde det Tsms's regel,
i hvert fald må jeg overveje systemuret hastighed.

 
hej,
hvad jeg mener er overgangen tid på input er afhængig af dit system, men som ikke afhænger af design reglen.
Og jeg tror, at hvis u har en god lib,
f.eks Artisan biblioteket, vil du finde nogle overgangen design regel findes allerede i ur lib.Så u dont nødt til at omdefinere det.
Og hvis u bekymre sig om resultatet af ur syntese er ikke i overensstemmelse med resultatet af P & R max_transtion, u kan prøve fysiske compiler.

 
For en ikke-lineær forsinkelse model biblioteket, produktionsgabet overgang er en funktion af input overgang og dit output belastning.Derfor, hvis du definere dine input overgang tid og output indlæse dit design er kørsel, så er der ingen grund til at change_maximum overgang som allerede defibed i din forhandler biblioteket (tsmc eller ....).

 
Men for den indre logik, Max overgangen problem eksisterer stadig.Hvad 's indre
max overgangen afhænger af?Jeg synes, det er en proces relaterede spørgsmål.

 
hi, zyphor
din r korrekte.Max overgangen interne er afhængige af ur tech.men det
er allerede sat i ur lib af sælgeren.så u kan overlade det alene.bare pleje af input overgang.that's OK.

 
Tag Samsung's regel som eksempel:
om 0.18um proces, max overgangen er indstillet til 1.2ns

 
Hvis det
er en statisk signalvejen.Det kan blive ignoreret.
Når det exsist i nogle critcal sti.Det kan skabe uønsket overgangen støj.Når CMOS logik operere i sin overgangsperioderne, det ser ikke gerne have en logik kredsløb længere.Det vil virke som en analog forstærker afhænger af slop overførsel funktion.Så når din magt eller indgangssignal få små skift (for ex. 100mV), det vil forstærke denne støj til en vis skala (for ex. 100mV * 10 = 1V).Dermed gøre din logik fejl.Så det
er bedre at constraint din max_transistion til en øvre grænse.I reglen er det mere kort tid i denne ustabile region (overgang eller forstærker tilstand),
jo mere pålidelig for din logik kredsløb.

 
max_transition definerer den maksimale tid for logik-0-til-logik-1 samt logik-1-til-logik-0.Selv om den kortere mere pålidelige, kortere overgang tid betyder også et større område.så designeren skal kende hans / hendes system og trade-off.

 
1.kig ind i biblioteket, hvad
er nummeret på det?
De fleste biblioteker brug look-up-bordet i dag, så ikke overstiger bordet.

2.køre Signal integrationsproces,
men det lange max_transition tid vil have SI spørgsmål.

Som en tommelfingerregel, ikke overstiger 1.8ns i 0.18,
1,3 ns i 0.13.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />
 
henvises til den standard celle lib at blive brugt.

venlig hilsen.
zyphor wrote:

Hej

hvilken værdi skal jeg bør sætte på max_transition i ,18 proces eller ,13-processen
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Ked af det" border="0" />
 
max_transition er en af Den Demokratiske Republik Congo reglen og er besluttet ved bibliotek!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top