Med hensyn til Math_Real Bibliotek

[atena]

Hej alle, jeg har et problem i at designe en Math-processor med division operatør, min XILINX 7,1 ISE ikke engang operere med floating-point type, jeg forsøgte at fjerne dette problem ved at inddrage math_real bibliotek, men mislykkes. Er der nogen begrænsning i ISE at forhindre mig i den professionelle design med med dem lib ligesom Math_Real eller Math_Complex? Kan nogen give mig en guide? Tak på forhånd.

 

[echo47]

Hvis du henviser til IEEE floating point i VHDL, jeg tror ikke nogen VHDL syntese værktøjer understøtter floating point. Flydende punkt kan ikke gennemføres meget effektivt i dagens FPGA'er, så de fleste designere foretrækker heltalsreferencer algoritmer. Hvis du virkelig har brug floating point for noget, kan du overveje at bruge "Floating Point 3,0" kerne forsynet med ISE CORE Generator. Det er angivet under "matematiske funktioner". (Det er i ISE 9.2i. Jeg er ikke sikker på om din ældre version.)

 

[atena]

Tak min ven, jeg mente også, at flydende cant blive understøttet af HDL som følge af problemer med at ændre det til binære tal. Jeg fik forvirre om det, når jeg henvise til bogen: "Designerens guide til VHDL" af Peter Ashenden, han introducerede math_real bibliotek, som kan køre direkte med floating point samt alle mest videnskabelige matematik operatør. Jeg vil kigge efter ISE 9.2i og se. Hav en god dag ...

 

[echo47]

De fleste VHDL og Verilog simulatorer gøre support floating point. Selv hvis din FPGA logik bruger heltal aritmetik, floating point er meget nyttig i simuleringen testbench at generere stimulus waveforms, og at hjælpe med at analysere resultaterne. Dine ISE 7.1i har en ældre version af floating-point kerne bibliotek. Jeg kan ikke huske hvilken version af ISE introducerede det. Jeg forventer Xilinx eller Al.tera vil en dag sætte floating-point aritmetiske blokke i deres FPGA'er. Når det sker, vil de sandsynligvis tilføje floating-point støtte til deres VHDL / Verilog synthesizer.

 

[atena]

Tak for svar, men jeg virkelig ikke opfylde med dit svar. Jeg taler ikke om Simulator, simulatoren ligesom Model Sim selv kan simulere C + + kode, så det skal bygges i de allerede avai ressourcer. Det problem, jeg havde, var med simulering i env Synopsys hvor optimering og layout udvinding der skal gøres, ikke kun i XILINX men også i Design Compiler eller enhver regel checker værktøj lignende VCS eller LEDA. Til nu jeg stadig ikke komme ud af dette problem uden scannerenheden .... Men alligevel, tak for svar, ønsker du får en dejlig weekend.

 

[echo47]

Jeg var simpelthen reagere på én sætning: "Jeg mente også, at flydende cant blive understøttet af HDL ..." Du har sikkert ville sige "enhver HDL synthesizer" i stedet for "enhver HDL". Selvfølgelig, som du har opdaget dagens HDL synthesizers generelt understøtter ikke native HDL floating-point type. I stedet de undertiden giver et floating-point IP bibliotek eller kerne. Heldigvis simulatorer do støtte native HDL floating-point. Det har været en stor hjælp i mit projekt testbænke. Hvis du har brug for at udvikle matematiske algoritmer til FPGA, kan du overveje at bruge MATLAB add-on værktøjer som Simulink HDL Coder, eller Xilinx værktøjer - System Generator for DSP og AccelDSP.