D
danyxp
Guest
Er der nogen har erfaring med dette værktøj til ASIC eller FPGA syntese bibliotek skabelse?
Jeg er tryng at udvikle et bibliotek for gamle Xilinx XC6200 dele med reconfigurablility kapaciteter.Den eneste værktøj til sinthesis jeg har, er Velab (a free VHDL elaborator for strukturelle HDL-design).Er der nogen har et mere effektivt redskab til dette purpouse?
På forhånd tak.
Jeg er tryng at udvikle et bibliotek for gamle Xilinx XC6200 dele med reconfigurablility kapaciteter.Den eneste værktøj til sinthesis jeg har, er Velab (a free VHDL elaborator for strukturelle HDL-design).Er der nogen har et mere effektivt redskab til dette purpouse?
På forhånd tak.