Metal om Poly eller diffusion

G

gafsos

Guest
Hej,

et simpelt spørgsmål: Hvorfor
er det ikke tilladt at rute med Metal1 for exeple om poly eller diffsion (NP / PP)

THX

 
Metal 1 er den umiddelbare lag efter poly og hvis metal 1 bærer en enorm nuværende der kan være en chance for overtalelse elektroner på den aktive poly som vil ændre de særlige kendetegn ved denne enhed ............. ...........

 
Hej,

Jeg taler om denne situation ....

Plz jeg brug ur rådgive

gsfsos
Beklager, men du skal login for at se denne tilslutningskrav

 
Jeg kender ikke årsagen til at undgå Metal1 over poly andre end hvad jagadessh sagt.

Men for udbredelsen tilfælde Metal linje kunne fungere som en port og oprette en parasitaere kanal.Dette bliver et problem, hvis denne parasitaere kanal forbinder to diffusions med modsat polaritet.

Eksempel: p-substrat mellem to N-brønde, dette er grunden til, at adskillelsen mellem to N-brønde skal være store, hvis N-brønde er placeret på forskellige potentialer.

 
Tnanks til alle,

DRC tjekke passet i denne sag, causa Met1 og poly ikke er i samme niveau, jeg vil gerne vide, hvorfor det ikke recommanded til root Met1 om poly ...?

En anden sugesstions??

Tnx

gafsos

 
De ovennævnte grunde er korrekte.Metal over poly regnskabsmæssige høje strømme kan capacitively par afgift i en port og påvirke den adfærd, som en enhed.Også, metal og poly kan oprette parasitaere enheder, når dirigeres over brønde.

En anden grund til ikke at ruten metal over poly om MOS transistorer er, at under ætsning af metal, ladede partikler og rester kan forblive på den dielektriske nær de resterende metal linje.Disse opkræves restprodukter kan uventet ændre adfærd, især femte, af MOS transistor.

 
Jeg har en af dette spørgsmål også, hvis vi ønsker at reducere modstanden i poly, kan vi tilslutte den til M1 med VIAS direkte, betyder det, at M1 vil blive sendt direkte over poly for porten.

 
Hvad er din ansøgning?Principly, bør det undgås at rute med metal over det aktive område i en MOS transistor periode.Hvis du har et meget stort transistor, fælles praksis, ville være at bruge et større antal kontakter eller endda en ring af kontakter på den ydre perimeter (ikke på det aktive område) af transistor at sikre symmetrisk gate-forbindelse.

 
Der er en praksis, hvor metal1 vil blive palced parellel til gaten inorder at reducere modstanden i porten.Sørg for, at forskellige signal linje bør ikke dirigeres over aktive poly regionen.

 
Gate er en lille del i opstillingen i forhold til tilstødende elementer,

Og det
er meget følsomme, så det
er ikke anbefales generelt at ruten nogen spor at transportere signaler tæt på det ..

Selv sin kontakt,
er det lagt på den ydre del af det at drage omsorg for, at ...

Skål,

- Håndelag,

 
CK815 wrote:

De ovennævnte grunde er korrekte.
Metal over poly regnskabsmæssige høje strømme kan capacitively par afgift i en port og påvirke den adfærd, som en enhed.
Også, metal og poly kan oprette parasitaere enheder, når dirigeres over brønde.En anden grund til ikke at ruten metal over poly om MOS transistorer er, at under ætsning af metal, ladede partikler og rester kan forblive på den dielektriske nær de resterende metal linje.
Disse opkræves restprodukter kan uventet ændre adfærd, især femte, af MOS transistor.
 
okguy, du er helt korrekt.Jeg var inprecise i mit svar.Selvfølgelig kan du rute med alle tilgængelige metal over digitale porte / transistorer.Jeg var bare tænker analog.

 
Hidtil har jeg lært så meget fra dine kommentarer!Tak!

Måske kan vi synes, at det på reliablity, De ved, at Gate er meget meget vigtigt at
FMO'er livet, her, det liv, jeg talte om, er primært den parameter (iv kurve), hvis parameteren er varierede så meget med den oprindelige Vi synes det
er død.
Så hvis det metallag var meget tæt på poly, porten blev ramt meget, del Årsagen er i fabrikationsanlæg, den anden er i brug.

So the life would be decreased too much, I think! Det
er en stor tråd!Tak!

Skål,
Alex

 
tak gutter
jeg er ny i vlsi område
de oplysninger, der er nævnt ovenfor, er meget nyttig for mig
tak
hilsen
analayout

 
Det er et princip for at undgå krydskontaminering mellem metal og poly, men du kan aldrig opnå det med succes.Selv for RF CMOS, er det tilladt metal corss poly.Det følgende billede er en reel enheden i 0,18 RF CMOS proces, som er en RF NMOS provied ved støbning.

FYI.
Beklager, men du skal login for at se denne tilslutningskrav

 
Hej alle

Jeg HAV et spørgsmål.Hvis i layoutet, jeg er nødt til at slutte porte 2 MOS hætter gennem metal1 og rute den på toppen af poly af en pfet at foretage en tilslutning andre steder, tror jeg, det er ikke et problem, da det ikke er en nuværende sti.Please comment.

Hilsen
Brittoo

 
de mulige spørgsmål her, er ikke tilstedeværelsen af nuværende, da det
er en gate terminalen, men den rolle, som andre pmos.hvis det er følsomme over for Vt forskydninger, aldrig nogensinde gøre det.hvis det er Justa bias transistor eller powerdown transistor eller enhver form for kontakt, du kan gøre det.ingen problemer.

håber det
er klart

 
Jeg tror for så vidt angår metal på duffsion såsom m1 over psub mellem to nwell (holdes på diffirent potentiale eller ej), den parastic kanal vil ikke ske på alle, fordi der er kanal stop implantatet under FOR, den har brug for mere end VDD at skabe en kanal under FOR hvis u tjekke PCM data omhyggeligt (8V til ,6 mm 5v
FMO'er processen). Så dont bekymre dig om det.

Korrigere mig, hvis jeg laver fejl

<img src="images/smiles/icon_wink.gif" alt="Kys" border="0" />
 
hej!

den måde, jeg ser på det, du ikke ruten over portene på grund af den tynde oxid stede under den.det er i modsætning til den aktive region, hvor tyk området oxider eksistere.sikker på, at du har lov til at ruten over porte, men for tung en metal kan bryde din gate.især for ekstraudstyr type transistorer.Der er praktisk talt kun kanal og et tyndt oxid at støtte metaller over det (hvis du rute over porten).

- Al

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top