R
ryodan_2004
Guest
Jeg har syntetiseret mit design ved hjælp RTL Compiler.Men jeg bemærkede, at den genererede SDF fil indeholder kun de værste / max forsinkelse for enhver gate.Den mindste og typiske forsinkelse værdier mangler.Er der nogen RC scriptkommandoen, der vil fylde de manglende forsinkelser i SDF generation?TIA