mixer design bias problem

R

rfndmw

Guest
hi .. Jeg har designet en kilde fodres FET mixer ... Jeg er klar over påvirke region for denne type blandere ... når jeg testet konstruktionsvandlinjen mixer jeg imidlertid fundet tht det gav laveste konvertering tab på drain spænding næsten 0 nemlig på 0,1 V. men jeg havde konstrueret mixeren til en operationel punkt af drain spænding på omkring 2 V. de reuslts er virkelig dårlig, og jeg tror sine fordi transistor er nt at være partisk ordentligt .. har jeg ret eller kunne smethng ellers være grunden til drain spænding skift jeg se.kunne sme1 plz fortæl mig hvordan man beregner de korrekte værdier af rangere gate modstand jeg bruge til at levere til gate spænding (og fr stabilisator) og aflade modstand via som jeg anvende drain spænding for denne form for mixer ... nogen hjælp ville blive værdsat ... thnx

 

Welcome to EDABoard.com

Sponsor

Back
Top